[發明專利]半橋驅動電路、相關的集成電路和系統

有效

• 申請號: 201910169176.2
• 申請日: 2019-03-06
• 公開（公告）號: CN110247570B
• 公開（公告）日: 2022-07-26
• 發明（設計）人: G·丹杰洛
• 申請（專利權）人: 意法半導體股份有限公司
• 主分類號: H02M7/537
• 分類號: H02M7/537
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;楊軍

1.一種半橋驅動電路，包括：

高側輸出端子，被配置成為高側開關提供高側驅動信號；

低側輸出端子，被配置成為低側開關提供低側驅動信號；

高側驅動電路，被配置成根據高側控制信號生成所述高側驅動信號；

低側驅動電路，被配置成根據低側控制信號生成所述低側驅動信號；

輸入端子，被配置成接收控制信號；

邊沿檢測器，被配置成響應于所述控制信號中的第一類型的邊沿而生成第一信號，以及響應于所述控制信號中的第二類型的邊沿而生成第二信號，所述第二類型的邊沿與所述第一類型的邊沿相反；以及

狀態機，包括多個狀態，其中所述狀態之間的轉換響應于所述第一信號和所述第二信號而發生，以及其中所述狀態機被配置成順序地：

響應于所述第一信號，將所述高側控制信號和所述低側控制信號設置為第一邏輯電平，

響應于所述第二信號，將所述高側控制信號設置為第二邏輯電平，并且將所述低側控制信號設置為所述第一邏輯電平，

響應于所述第一信號，將所述高側控制信號和所述低側控制信號設置為所述第一邏輯電平，以及

響應于所述第二信號，將所述高側控制信號設置為所述第一邏輯電平，并且將所述低側控制信號設置為所述第二邏輯電平。

2.根據權利要求1所述的半橋驅動電路，其中所述控制信號是包括用于每個切換周期的第一脈沖和第二脈沖的周期性信號，其中所述高側控制信號和所述低側控制信號被生成為PWM信號，其中所述低側控制信號對應于所述高側控制信號的反相版本，其中在所述低側控制信號的下降邊沿與所述高側控制信號的后續上升邊沿之間具有第一延遲，以及在所述高側控制信號的下降邊沿與所述低側控制信號的后續上升邊沿之間具有第二延遲。

3.根據權利要求2所述的半橋驅動電路，其中所述第一類型的邊沿是上升邊沿，并且所述第二類型的邊沿是下降邊沿，其中所述第一延遲的持續時間對應于所述控制信號的所述第一脈沖的持續時間，并且所述第二延遲的持續時間對應于所述控制信號的所述第二脈沖的持續時間。

4.根據權利要求1所述的半橋驅動電路，其中所述第一邏輯電平為低，并且所述第二邏輯電平為高。

5.根據權利要求1所述的半橋驅動電路，其中所述狀態機包括：

第一狀態，其中所述高側控制信號和所述低側控制信號被設置為所述第一邏輯電平；

第二狀態，其中所述高側控制信號被設置為所述第二邏輯電平，并且所述低側控制信號被設置為所述第一邏輯電平；

第三狀態，其中所述高側控制信號和所述低側控制信號被設置為所述第一邏輯電平；以及

第四狀態，其中所述高側控制信號被設置為所述第一邏輯電平，并且所述低側控制信號被設置為所述第二邏輯電平。

6.根據權利要求5所述的半橋驅動電路，其中所述狀態機被配置成：

響應于所述第二信號而從所述第一狀態進入到所述第二狀態；

響應于所述第一信號而從所述第二狀態進入到所述第三狀態；

響應于所述第二信號而從所述第三狀態進入到所述第四狀態；以及

響應于所述第一信號而從所述第四狀態進入到所述第一狀態。

7.根據權利要求5所述的半橋驅動電路，其中所述狀態機被配置成響應于復位信號而進入到所述第一狀態、所述第二狀態、所述第三狀態、或所述第四狀態中的一個狀態。

8.根據權利要求7所述的半橋驅動電路，其中所述狀態機被配置成響應于復位信號而進入到所述第四狀態。

9.根據權利要求7所述的半橋驅動電路，還包括被配置成接收所述復位信號的另外的輸入端子。