[發明專利]一種基于電磁旁路分析的嵌入式芯片硬件木馬設計方法

在審

• 申請號: 201910163213.9
• 申請日: 2019-03-05
• 公開（公告）號: CN109885960A
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 郭世澤;趙新杰;張帆;李文;俞賽賽;趙瑞昌;姚長有;石磊;燕翔宇;許可;楊博;周昆民
• 申請（專利權）人: 中國人民解放軍32082部隊
• 主分類號: G06F17/50
• 分類號: G06F17/50;G06F21/60;G06F21/62
• 代理公司: 北京律譜知識產權代理事務所(普通合伙) 11457
• 代理人: 黃云鐸

1.一種基于電磁旁路分析的嵌入式芯片硬件木馬設計方法，其特征在于，所述方法包括：

在加入硬件木馬電路的嵌入式芯片讀取密鑰進行加解密的過程中，獲取到密鑰信息；基于擴頻技術，利用硬件木馬電路中的線性反饋移位寄存器，生成特定的長偽隨機數序列；

將所述長偽隨機數序列同所獲取的密鑰信息的比特值進行異或運算；

將異或結果信息通過電磁輻射方式發射出去。

2.根據權利要求1所述的基于電磁旁路分析的嵌入式芯片硬件木馬設計方法，其特征在于，所述方法還包括：

采集嵌入式芯片運行過程中的電磁輻射信息；

利用所述長偽隨機數序列，使用差分旁路分析方法，從所采集的電磁輻射信息中，提取出硬件木馬截獲的密鑰信息。

3.根據權利要求1或2所述的基于電磁旁路分析的嵌入式芯片硬件木馬設計方法，其特征在于，所述基于擴頻技術，利用硬件木馬電路中的線性反饋移位寄存器，生成特定的長偽隨機數序列的過程，具體包括：

利用線性反饋移位寄存器，在時鐘控制下，每個時鐘周期進行循環左移，并對寄存器中的值通過反饋異或運算，產生多個8個比特的長偽隨機數序列。

4.根據權利要求3所述的基于電磁旁路分析的嵌入式芯片硬件木馬設計方法，其特征在于，所述線性反饋移位寄存器為20位比特的線性反饋移位寄存器。

5.根據權利要求3所述的基于電磁旁路分析的嵌入式芯片硬件木馬設計方法，其特征在于，所述線性反饋移位寄存器的反饋系數為多項式。

6.根據權利要求3所述的基于電磁旁路分析的嵌入式芯片硬件木馬設計方法，其特征在于，所述采集嵌入式芯片運行過程中的電磁輻射的過程，包括：

在嵌入式芯片中的硬件木馬電路工作過程中，利用電磁探頭，采集并獲得嵌入式芯片每個時鐘周期的電磁輻射信息。

7.根據權利要求6所述的基于電磁旁路分析的嵌入式芯片硬件木馬設計方法，其特征在于，在所述采集嵌入式芯片運行過程中的電磁輻射的過程之前，所述的方法還包括：

運行嵌入式芯片執行加解密操作，觸發硬件木馬電路進行工作。

8.根據權利要求3所述的基于電磁旁路分析的嵌入式芯片硬件木馬設計方法，其特征在于，所述利用所述長偽隨機數序列，使用差分旁路分析方法，從所采集的電磁輻射信息中，提取出硬件木馬截獲的密鑰信息的過程，包括：

針對所采集的電磁輻射信息中的每個密鑰比特，確定其候選值為0或1；

依據該密鑰比特的每個候選值和參與密鑰比特調制運算的多個長偽隨機序列值，確定調制后的密鑰信息的比特值；

根據調制后的比特值為1或0，將多個長偽隨機序列值調制該密鑰比特的電磁輻射信息對應的泄露曲線劃分到兩個聚類中；

分別計算兩個聚類中電磁泄露曲線的均值，并將二者求差，構造出差分曲線；

根據該差分曲線的尖峰獲得硬件木馬竊取的密鑰信息。

9.根據權利要求8所述的基于電磁旁路分析的嵌入式芯片硬件木馬設計方法，其特征在于，所述根據該差分曲線的尖峰獲得硬件木馬竊取的密鑰信息的過程，包括：

當差分曲線中出現正的尖峰時，則確定密鑰信息對應的比特值為“1”；當差分曲線中出現負的尖峰時，則確定密鑰信息對應的比特值為“0”。

10.根據權利要求1所述的基于電磁旁路分析的嵌入式芯片硬件木馬設計方法的嵌入式芯片，其特征在于，包括：

密碼電路和硬件木馬電路；

所述硬件木馬電路包括：偽隨機數發生器PRNG、電磁泄露電路LC、異或計算器；

所述密碼電路，用于在讀取密鑰進行加解密的過程中，獲取密鑰信息；

所述偽隨機數發生器PRNG，用于基于擴頻技術，利用線性反饋移位寄存器產生特定的長偽隨機數序列；

異或計算器，用于將所述偽隨機數發生器PRNG產生的長偽隨機數序列同所述密碼電路獲取的密鑰信息的比特值進行異或運算；

所述電磁泄露電路LC，用于將所述異或運算器得到的異或運算結果通過電磁輻射發射出來。