[發明專利]一種低氧化應力的VCSEL芯片及其制備方法

在審

• 申請號: 201910156150.4
• 申請日: 2019-03-01
• 公開（公告）號: CN109638646A
• 公開（公告）日: 2019-04-16
• 發明（設計）人: 賈釗;趙炆兼;郭冠軍;曹廣亮;趙麗
• 申請（專利權）人: 廈門乾照半導體科技有限公司
• 主分類號: H01S5/183
• 分類號: H01S5/183;H01S5/343
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種低氧化應力的VCSEL芯片，包括依次層疊設置的襯底、第一DBR層、有源層、氧化限制層、第二DBR層、歐姆接觸層和電極，其特征在于，所述氧化限制層包括依次層疊設置的Al_0.9Ga_0.1As外延層、Al_XGa_1-XAs外延層和Al_0.98Ga_0.02As外延層，所述Al_0.9Ga_0.1As外延層靠近所述有源層設置，所述Al_0.98Ga_0.02As外延層靠近所述第二DBR層設置，其中X為Al元素的組分， X大于等于0且小于0.9。

2.根據權利要求1所述的低氧化應力的VCSEL芯片，其特征在于，所述X為0.8。

3.根據權利要求1所述的地氧化應力的VCSEL芯片，其特征在于，所述X大于等于0且小于等于0.5。

4.根據權利要求1所述的地氧化應力的VCSEL芯片，其特征在于，所述X為0。

5.根據權利要求1或2所述的低氧化應力的VCSEL芯片，其特征在于，所述氧化限制層還包括第一Al_0.7Ga_0.3As外延層，所述第一Al_0.7Ga_0.3As外延層設于所述Al_XGa_1-XAs外延層和所述Al_0.98Ga_0.02As外延層之間。

6.根據權利要求1或2所述的低氧化應力的VCSEL芯片，其特征在于，所述氧化限制層還包括第二Al_0.7Ga_0.3As外延層，所述第二Al_0.7Ga_0.3As外延層設于所述Al_0.98Ga_0.02As外延層遠離所述Al_XGa_1-XAs外延層的一側。

7.根據權利要求6所述的低氧化應力的VCSEL芯片，其特征在于，所述氧化限制層還包括Al_0.1Ga_0.9As外延層，所述Al_0.1Ga_0.9As外延層設于第二Al_0.7Ga_0.3As外延層遠離所述Al_0.98Ga_0.02As的一側。

8.根據權利要求1所述的低氧化應力的VCSEL芯片，其特征在于，所述第一DBR層、有源層、氧化限制層、第二DBR層和歐姆接觸層的側面均覆蓋有透明絕緣層。

9.根據權利要求8所述的低氧化應力的VCSEL芯片，其特征在于，所述歐姆接觸層遠離所述第二DBR層的一側于未設置所述電極的區域覆蓋有所述透明絕緣層。

10.一種低氧化應力的VCSEL芯片的制備方法，其特征在于，包括：

提供一襯底，在所述襯底上依次生長第一DBR層、有源層、氧化限制層、第二DBR層和歐姆接觸層，然后在所述第二DBR層歐姆接觸層遠離所述氧化限制層的一側設置電極；

所述氧化限制層包括依次層疊設置的Al_0.9Ga_0.1As外延層、Al_XGa_1-XAs外延層和Al_0.98Ga_0.02As外延層，所述Al_0.9Ga_0.1As外延層靠近所述有源層設置，所述Al_0.98Ga_0.02As外延層靠近所述第二DBR層設置，其中X為Al元素的組分， X大于等于0且小于0.9。