[發(fā)明專利]具有嵌入式NVRAM以支持處理器監(jiān)測軟件的處理器

在審

• 申請?zhí)枺?/td>: 201910153065.2
• 申請日: 2019-02-28
• 公開（公告）號: CN110321264A
• 公開（公告）日: 2019-10-11
• 發(fā)明（設(shè)計(jì)）人: B·奎爾巴赫;C·康納
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F11/30
• 分類號: G06F11/30;G06F11/34
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 劉瑜;王英

描述了一種方法。該方法包括監(jiān)測處理器的可靠性、功耗以及性能，并且將處理器的可靠性數(shù)據(jù)、功耗數(shù)據(jù)以及性能數(shù)據(jù)寫入嵌入式非易失性隨機(jī)存取存儲器中，該嵌入式非易失性隨機(jī)存取存儲器被集成在處理器的半導(dǎo)體芯片中。

技術(shù)領(lǐng)域

本發(fā)明的領(lǐng)域總體上涉及計(jì)算科學(xué)，并且更具體地，涉及具有嵌入式非易失性隨機(jī)存取存儲器以支持處理器監(jiān)測軟件的處理器。

背景技術(shù)

現(xiàn)代處理器通常執(zhí)行被設(shè)計(jì)為對處理器的預(yù)測故障時(shí)間(可靠性)、功耗和運(yùn)行時(shí)性能中的一個(gè)或多個(gè)進(jìn)行監(jiān)測的低級別軟件。

例如，這種低級別軟件可以執(zhí)行確定處理器的故障率和/或預(yù)期處理器壽命的可靠性方程。類似地，低級別軟件還可以根據(jù)處理器的(多個(gè))施加電源電壓、(多個(gè))電流消耗和/或(多個(gè))溫度來確定處理器的功耗。在運(yùn)行時(shí)性能的情況下，處理器典型地生成大量統(tǒng)計(jì)數(shù)據(jù)和/或其他信息以“報(bào)告”其運(yùn)行時(shí)性能的特性(例如，錯(cuò)誤日志、每單位時(shí)間執(zhí)行的指令、每單位時(shí)間存儲器訪問等)。

問題在于，可靠性軟件程序、功耗軟件程序和運(yùn)行時(shí)性能軟件程序中的每一個(gè)可能以某種方式依賴于非易失性存儲器或存儲裝置。例如，在可靠性和功耗計(jì)算的情況下，可以基于在處理器制造期間在處理器上進(jìn)行的參數(shù)測量，針對處理器唯一地確定在可靠性方程和/或功耗方程中出現(xiàn)的特定系數(shù)的值。

然后，處理器將附帶這些系數(shù)，并且這些系數(shù)嵌入在處理器集成在其中的計(jì)算機(jī)的基本輸入/輸出系統(tǒng)(BIOS)非易失性存儲器中。在運(yùn)行時(shí)期間，從BIOS調(diào)用這些系數(shù)，使得可以正確執(zhí)行可靠性方程和功耗方程。此外，可靠性統(tǒng)計(jì)算法、功耗統(tǒng)計(jì)算法以及性能統(tǒng)計(jì)算法中的任一個(gè)可以將其結(jié)果存儲在非易失性存儲器中以便保存數(shù)據(jù)(確保在斷電事件的情況下數(shù)據(jù)不會丟失)。

這里，對與處理器半導(dǎo)體芯片(例如，BIOS閃速存儲器芯片或非易失性大容量存儲設(shè)備(例如，硬盤驅(qū)動(dòng)器、固態(tài)驅(qū)動(dòng)器(SSD)等))物理分離的非易失性存儲器的依賴性對應(yīng)于實(shí)現(xiàn)的低效率和增加的故障風(fēng)險(xiǎn)。

例如，如果處理器經(jīng)常需要訪問非易失性存儲器中的系數(shù)，則處理器可能花費(fèi)大量時(shí)間等待接收來自物理分離的非易失性存儲器的系數(shù)。另外，報(bào)告可靠性統(tǒng)計(jì)數(shù)據(jù)、功耗統(tǒng)計(jì)數(shù)據(jù)或性能統(tǒng)計(jì)數(shù)據(jù)中的任一個(gè)可能在系統(tǒng)內(nèi)引入流量擁塞，因?yàn)樾枰獙⒋罅啃畔奶幚砥骰蛳到y(tǒng)存儲器物理地傳輸?shù)椒且资源鎯ζ鳌４送猓绻诳梢詫⑿畔懭敕且资源鎯ζ髦霸趥魉推陂g發(fā)生斷電，則信息將丟失。在該事件的情況下，必須進(jìn)行保守的可靠性假設(shè)，這意味著該設(shè)備將采取可能比現(xiàn)實(shí)更悲觀的可靠性假設(shè)。然后，允許的最大性能會作為響應(yīng)而不利地降低。

附圖說明

通過以下具體實(shí)施方式，結(jié)合附圖，可以獲得對本發(fā)明的更好理解，其中：

圖1示出了具有嵌入式NVRAM的處理器；

圖2示出了使用嵌入式NVRAM的可靠性監(jiān)測系統(tǒng)；

圖3示出了使用嵌入式NVRAM的功耗監(jiān)測系統(tǒng)；

圖4示出了使用嵌入式NVRAM的性能監(jiān)測系統(tǒng)；

圖5示出了用于執(zhí)行的方法；

圖6示出了可以在處理器半導(dǎo)體芯片上利用嵌入式NVRAM執(zhí)行各種監(jiān)測任務(wù)的計(jì)算系統(tǒng)。

具體實(shí)施方式

圖1示出了一種改進(jìn)的方法，其中處理器半導(dǎo)體芯片100被設(shè)計(jì)為包括用于存儲由在處理器100上執(zhí)行的任何低級別可靠性、功耗或性能監(jiān)測軟件程序使用的信息的嵌入式非易失性存儲器101(例如，嵌入式非易失性隨機(jī)存取存儲器(eNVRAM))的區(qū)域。