[發明專利]半導體結構及其形成方法

有效

• 申請號: 201910152023.7
• 申請日: 2019-02-28
• 公開（公告）號: CN111627816B
• 公開（公告）日: 2023-07-18
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成柵極結構；

在所述柵極結構兩側的基底內形成凹槽，包括位于所述柵極結構一側的第一凹槽以及位于所述柵極結構另一側的第二凹槽；

在所述第一凹槽的底部和側壁上形成第一緩沖層，在所述第二凹槽的底部和側壁上形成第二緩沖層，所述第一緩沖層的厚度小于所述第二緩沖層的厚度，所述第一緩沖層和第二緩沖層用于作為應力緩沖層，還用于作為擴散緩沖層；

在所述凹槽中形成源漏摻雜層，所述源漏摻雜層覆蓋所述第一緩沖層和第二緩沖層，位于所述第一凹槽中的所述源漏摻雜層用于作為源極，位于所述第二凹槽中的所述源漏摻雜層用于作為漏極。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述第一緩沖層和第二緩沖層之前，還包括：在所述第一凹槽的底部和側壁上形成保護層；

形成所述第一緩沖層和第二緩沖層的步驟包括：形成所述保護層后，在所述第二凹槽的底部和側壁上形成第三緩沖層；形成所述第三緩沖層后，去除所述保護層；去除所述保護層后，在所述第一凹槽的底部和側壁上、以及所述第三緩沖層上形成所述第一緩沖層，所述第二凹槽中的第一緩沖層和第三緩沖層構成的疊層結構所述第二緩沖層。

3.如權利要求2所述的半導體結構的形成方法，其特征在于，所述保護層的材料為氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼或碳氮化硼。

4.如權利要求2所述的半導體結構的形成方法，其特征在于，在所述第一凹槽的底部和側壁上形成保護層的步驟包括：形成保形覆蓋所述凹槽底部和側壁、以及所述柵極結構的保護膜；

去除所述柵極結構靠近所述第二凹槽一側的保護膜，保留剩余所述保護膜作為所述保護層。

5.如權利要求4所述的半導體結構的形成方法，其特征在于，去除所述柵極結構靠近所述第二凹槽一側的保護膜的步驟包括：以所述柵極結構作為遮蔽層，采用離子注入工藝對所述柵極結構任一側的保護膜進行摻雜處理，適于增大靠近所述第一凹槽一側的保護膜的耐刻蝕度或者降低靠近所述第二凹槽一側的保護膜的耐刻蝕度，所述離子注入工藝的離子注入方向與所述基底表面法線方向成一夾角且向所述柵極結構的任一側壁一側傾斜；

在所述摻雜處理后，采用無掩膜刻蝕工藝，刻蝕所述保護膜。

6.如權利要求5所述的半導體結構的形成方法，其特征在于，所述保護膜的材料為氧化硅；

對所述柵極結構靠近所述第一凹槽一側的保護膜進行所述摻雜處理，所述離子注入工藝的注入離子為Si離子；

或者，對所述柵極結構靠近所述第二凹槽一側的保護膜進行摻雜處理，所述離子注入工藝的注入離子為Ar離子。

7.如權利要求5所述的半導體結構的形成方法，其特征在于，所述離子注入工藝的參數包括：所述夾角為25度至60度。

8.如權利要求5所述的半導體結構的形成方法，其特征在于，所述離子注入工藝的參數包括：注入離子為Si離子，注入能量為0.5KeV至10KeV，注入劑量為1E14原子每平方厘米至5E16原子每平方厘米；

或者，注入離子為Ar離子，注入能量為1.5KeV至20KeV，注入劑量為1E14原子每平方厘米至2E16原子每平方厘米。

9.如權利要求1所述的半導體結構的形成方法，其特征在于，采用選擇性外延工藝形成所述第一緩沖層和第二緩沖層。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一緩沖層的厚度為3nm至20nm，所述第二緩沖層的厚度為7nm至32nm。