[發(fā)明專利]一種嵌入式設(shè)備實現(xiàn)加速計算和高速網(wǎng)絡(luò)數(shù)據(jù)傳輸方法

有效

• 申請?zhí)枺?/td>: 201910146218.0
• 申請日: 2019-02-27
• 公開（公告）號: CN109862023B
• 公開（公告）日: 2020-08-07
• 發(fā)明（設(shè)計）人: 程麗敏;李玲
• 申請（專利權(quán)）人: 中國科學(xué)院軟件研究所
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L12/951
• 代理公司: 北京科迪生專利代理有限責(zé)任公司 11251
• 代理人: 安麗;成金玉

本發(fā)明提供一種嵌入式設(shè)備實現(xiàn)加速計算和高速網(wǎng)絡(luò)數(shù)據(jù)傳輸方法，解決了在嵌入式設(shè)備的異構(gòu)多核處理器實現(xiàn)高速率計算的情況下，為了滿足加速計算的需求，通過設(shè)計一種網(wǎng)絡(luò)傳輸方法來提高網(wǎng)卡的網(wǎng)絡(luò)傳輸速率。其主要方法是嵌入式設(shè)備異構(gòu)多核處理器的微處理器核負(fù)責(zé)接收加速計算的輸入數(shù)據(jù)和參數(shù)數(shù)據(jù)，然后調(diào)用異構(gòu)多核處理器的加速計算核進(jìn)行加速計算，最后將計算好的結(jié)果數(shù)據(jù)通過以太網(wǎng)發(fā)送出去。本發(fā)明采用的方法直接以裸板的方式通過以太網(wǎng)發(fā)送和接收不包含TCP/IP包頭的網(wǎng)絡(luò)包，從而保證網(wǎng)絡(luò)傳輸?shù)乃俾逝c加速計算模塊的計算速率相匹配，達(dá)到整體的性能提升。

技術(shù)領(lǐng)域

本發(fā)明涉及一種嵌入式設(shè)備實現(xiàn)加速計算和高速網(wǎng)絡(luò)數(shù)據(jù)傳輸方法，尤其涉及一種嵌入式設(shè)備底層網(wǎng)絡(luò)傳輸方法，屬于網(wǎng)絡(luò)開發(fā)領(lǐng)域。

背景技術(shù)

異構(gòu)多核處理器是指在一個處理器芯片內(nèi)集成了多個不同架構(gòu)的處理器核。不同架構(gòu)的處理器核完成不同類型的功能，且它們之間相互配合，從而使得整個處理器的效能得到較大的提升。

在嵌入式產(chǎn)品中，使用異構(gòu)多核處理器有助于嵌入式產(chǎn)品的性能提升，拓寬了嵌入式產(chǎn)品的發(fā)展空間。包含嵌入式微處理器核和加速計算核的異構(gòu)多核處理器可以通過嵌入式微處理器核來完成與網(wǎng)卡等外設(shè)的交互以及整個處理器的任務(wù)控制和調(diào)度，并通過加速計算核來進(jìn)行加速計算，通過嵌入式微處理器核和加速計算核的配合工作，實現(xiàn)了處理器整體性能的提升。

目前，已經(jīng)有很大范圍的嵌入式產(chǎn)品中采用以太網(wǎng)網(wǎng)卡進(jìn)行數(shù)據(jù)傳輸，基于操作系統(tǒng)的網(wǎng)絡(luò)傳輸需要經(jīng)過協(xié)議棧組網(wǎng)絡(luò)包和拆網(wǎng)絡(luò)包，相比而言，直接以裸板的方式通過以太網(wǎng)發(fā)送和接收不包含TCP/IP頭的網(wǎng)絡(luò)包可以節(jié)省協(xié)議棧組網(wǎng)絡(luò)包和解析網(wǎng)絡(luò)包的時間，從而保證網(wǎng)卡的傳輸速率盡可能接近物理層的傳輸速率，從而提升嵌入式設(shè)備的網(wǎng)絡(luò)傳輸速率。

隨著嵌入式設(shè)備異構(gòu)多核處理器的加速計算核計算速率的不斷提升，在嵌入式設(shè)備上基于操作系統(tǒng)等的網(wǎng)絡(luò)傳輸，需要經(jīng)過協(xié)議棧解析網(wǎng)絡(luò)數(shù)據(jù)包，使得在這種時間要求比較高的條件下網(wǎng)絡(luò)數(shù)據(jù)包的處理速度不能達(dá)到最優(yōu)，拖慢了這種實時性要求比較高的嵌入式系統(tǒng)的整體速度。因此，對于需要完成加速計算和網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)那度胧皆O(shè)備，為了使網(wǎng)絡(luò)傳輸?shù)乃俾逝c加速計算的速率匹配，需要一種不經(jīng)過協(xié)議棧的網(wǎng)絡(luò)傳輸方法來提高網(wǎng)絡(luò)傳輸?shù)乃俣取?/p>

目前有相關(guān)文獻(xiàn)報導(dǎo)如下：

(1)CN1211746C:嵌入式系統(tǒng)與外部數(shù)據(jù)庫進(jìn)行數(shù)據(jù)交換的方法；

(2)CN205210648U:一種嵌入式數(shù)據(jù)處理和網(wǎng)絡(luò)通信控制器；

(3)王再見，萬婷等,一種嵌入式實時網(wǎng)絡(luò)多媒體數(shù)據(jù)傳輸方法.系統(tǒng)仿真學(xué)報。

現(xiàn)有技術(shù)存在的缺點(diǎn)和不足：

專利號為CN1211746C的專利，是基于HTTP協(xié)議的網(wǎng)絡(luò)傳輸方法，而HTTP協(xié)議又是基于操作系統(tǒng)和TCP/IP協(xié)議棧的，這兩者在處理網(wǎng)絡(luò)數(shù)據(jù)包時會帶來較大的延遲，從而降低傳輸速率。專利號為CN205210648U的專利中的嵌入式控制器僅能夠?qū)崿F(xiàn)基本的控制功能，不支持加速計算。論文(3)中，采用的是FPGA實現(xiàn)的網(wǎng)絡(luò)傳輸，受系統(tǒng)時鐘的限制，傳輸速率較低。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是：克服現(xiàn)有技術(shù)的不足，提供一種嵌入式設(shè)備實現(xiàn)加速計算和高速網(wǎng)絡(luò)數(shù)據(jù)傳輸方法，不經(jīng)過協(xié)議棧的網(wǎng)絡(luò)傳輸，提高了網(wǎng)絡(luò)傳輸?shù)乃俣取?/p>

為了解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案如下：一種嵌入式設(shè)備實現(xiàn)加速計算和高速網(wǎng)絡(luò)數(shù)據(jù)傳輸方法；

嵌入式設(shè)備與主機(jī)設(shè)備之間通過底層網(wǎng)絡(luò)發(fā)送和接收數(shù)據(jù)時，嵌入式設(shè)備部分主要包括由嵌入式微處理器核和加速計算核構(gòu)成的異構(gòu)多核處理器，包含輸入buffer、參數(shù)buffer和輸出buffer的存儲器和網(wǎng)卡等。