[發明專利]一種基于Zynq實現邊緣檢測算法加速的方法

在審

• 申請號: 201910145250.7
• 申請日: 2019-02-27
• 公開（公告）號: CN109919962A
• 公開（公告）日: 2019-06-21
• 發明（設計）人: 王培培;滕達;王果山;李光濤
• 申請（專利權）人: 山東超越數控電子股份有限公司
• 主分類號: G06T7/13
• 分類號: G06T7/13;G06T1/20
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 闞恭勇

本發明提供一種基于Zynq實現邊緣檢測算法加速的方法，屬于機器視覺技術領域，本發明是針對Zynq?7000的芯片，使用SDsoc集成開發環境，完成邊緣檢測算法Canny的實現和硬件加速。整個過程包括圖像的讀取、存儲，高斯濾波，梯度的幅值和方向計算，邊緣檢測等。本發明實現了算法的性能加速，降低了運算延遲，滿足實時性要求。

技術領域

本發明涉及機器視覺技術領域，尤其涉及一種基于Zynq實現邊緣檢測算法加速的方法。

背景技術

隨著機器視覺領域的不斷發展，特別是近年來圖像分辨率在成倍的增長，對于大數據量的圖像處理提出了更高的要求。在很多的機器視覺應用領域，都要求對圖像進行處理時能夠達到以高吞吐量的速度對大數據量的圖像執行嚴格計算并且保持實時性。

邊緣檢測是許多視覺算法的第一步，其目的是標識數字圖像中亮度變化明顯的點。許多邊緣檢測算法，包括Robert算子，Prewitt檢測，Sobel算子和Canny邊緣檢測都被廣泛的應用。

ZYNQ-7000芯片是Xilinx將ARM Cortex-A9處理器和FPGA可編程邏輯資源進行集成，推出了全可編程片上系統，它提供了一種“ARM+FPGA”的單片解決方案，也就是PS部分和PL部分。PL適合高速、并行、確定性的計算類型，PS適合連續、動態、非確定性的計算類型。當應用中涉及到這兩個計算單元的密切合作的時候，統一的Zynq架構能保證降低功耗和簡化設計。PS和PL之間的連接具有低延遲、高帶寬的優勢，尤其在需要快速實時計算和反饋環路的系統中具有巨大的優勢。

使用Zynq-7000進行嵌入式圖像處理系統設計，既有FPGA在圖像處理方面的計算優勢，又能夠充分利用ARM處理器提供的外圍設施，非常適合計算密集、功能豐富的視覺應用。

SDSoC集成開發環境為使用者提供了類似于在VS上編寫C/C++的代碼的開發流程，通過交叉編譯以及把C/C++函數的FPGA端和ARM CPU端相連接，使開發者能夠將軟件開發和硬件開發結合在一起使用。它提供的全系統優化編譯器能夠將純軟件的算法自動在Zynq芯片的PL端進行硬件加速，并且將加速之后的算法自動接入系統，從而實現了算法的硬件加速。

發明內容

本發明就是針對Zynq和SDsoc的優勢，提出了一種基于Zynq實現邊緣檢測算法加速的方法。主要是利用Xilinx提供的SDSOC高層次集成開發工具，不僅實現了算法的性能加速，降低了運算延遲，滿足實時性要求，還能縮短研制周期，加速產品上市。

本發明的技術方案是：

一種基于Zynq實現邊緣檢測算法加速的方法，針對Zynq-7000的芯片，使用SDsoc集成開發環境，完成邊緣檢測算法Canny的實現和硬件加速。整個過程包括圖像的讀取、存儲，高斯濾波，梯度的幅值和方向計算，邊緣檢測等。

本發明合理利用了Zynq芯片中PS和PL兩部分的優勢，將整個系統分配在PS和PL中分別進行處理，如圖像的灰度值計算需要對連續的幾個像素點進行求卷積操作，因為像素點很多，如果采用在PS中串行處理，需要的時間較長，采用PL中并行處理能實現最優的性能。

本發明的硬件平臺是ZC706開發板，其Zynq芯片的型號是XC7Z045-2FFG900C APSoC。

ARM(PS)端提供了ARM Cortex-A9處理器，大小為1GB的DDR3組件內存和外部存儲接口。

在對圖像進行處理之前，需要讀取和存儲圖像數據，對于bmp格式的RGB圖像，可以選用SDsoc中ap_bmp庫開完成讀取和寫入操作。

軟件和硬件直接的數據傳輸任務在代碼中sds_lib庫中的分配函數就可以保證數組分配到連續的物理地址。

對于讀入的數據選擇PIPELINE優化指令進行流水化操作，提高函數的并行性，并提高算法的執行效率。