[發(fā)明專利]多運(yùn)算芯片的多鏈?zhǔn)酵ㄐ畔到y(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201910141294.2
• 申請(qǐng)日: 2019-02-26
• 公開（公告）號(hào): CN109656734A
• 公開（公告）日: 2019-04-19
• 發(fā)明（設(shè)計(jì)）人: 秦思林
• 申請(qǐng)（專利權(quán)）人: 杭州德旺信息技術(shù)有限公司
• 主分類號(hào): G06F9/54
• 分類號(hào): G06F9/54
• 代理公司: 杭州裕陽聯(lián)合專利代理有限公司 33289
• 代理人: 姚宇吉

本發(fā)明公開了一種多運(yùn)算芯片的多鏈?zhǔn)酵ㄐ畔到y(tǒng)，包括一個(gè)控制芯片和若干通信鏈路；控制芯片包括與通信鏈路對(duì)應(yīng)連接的通信通道，每個(gè)通信通道均包括數(shù)據(jù)發(fā)送端dntx和數(shù)據(jù)接收端dnrx；每個(gè)通信鏈路包括若干相互串聯(lián)的運(yùn)算芯片；控制芯片通過數(shù)據(jù)發(fā)送端dntx基于預(yù)設(shè)下行通信協(xié)議發(fā)出下行通信數(shù)據(jù)，對(duì)每個(gè)通信鏈路的任務(wù)進(jìn)行分配；控制芯片通過數(shù)據(jù)接收端dnrx，接收對(duì)應(yīng)通信鏈路上的每個(gè)運(yùn)算芯片發(fā)出的基于預(yù)設(shè)上行通信協(xié)議的上行通信數(shù)據(jù)。本發(fā)明具有的通信鏈路結(jié)構(gòu)簡(jiǎn)單設(shè)計(jì)難度低，從而降低生產(chǎn)成本；而且不同通信鏈路之間相互不影響，可以進(jìn)一步增大了運(yùn)算芯片的數(shù)量，以提高系統(tǒng)運(yùn)算性能。

技術(shù)領(lǐng)域

本發(fā)明涉及多運(yùn)算芯片通信技術(shù)領(lǐng)域，尤其涉及一種多運(yùn)算芯片的多鏈?zhǔn)酵ㄐ畔到y(tǒng)。

背景技術(shù)

對(duì)于一個(gè)運(yùn)算量巨大的復(fù)雜運(yùn)算系統(tǒng)來說，其通常是由一個(gè)控制芯片和眾多的運(yùn)算芯片組成。在該系統(tǒng)中，控制芯片負(fù)責(zé)配置各個(gè)運(yùn)算芯片，并分發(fā)運(yùn)算任務(wù)給各個(gè)運(yùn)算芯片。各個(gè)運(yùn)算芯片負(fù)責(zé)處理運(yùn)算數(shù)據(jù)，并返回運(yùn)算結(jié)果給控制芯片。這種通過控制芯片直接控制各個(gè)運(yùn)算芯片，且各個(gè)運(yùn)算芯片相互獨(dú)立的方式，由于控制芯片和運(yùn)算芯片的連線太多，限制了運(yùn)算芯片的數(shù)量，也會(huì)導(dǎo)致系統(tǒng)運(yùn)算性能不夠，不能滿足對(duì)運(yùn)算性能的要求越來越高的需求，并且由于復(fù)雜線路的設(shè)計(jì)會(huì)帶來制造成本上升。

發(fā)明內(nèi)容

本發(fā)明提供的多運(yùn)算芯片的多鏈?zhǔn)酵ㄐ畔到y(tǒng)，其主要目的在于克服現(xiàn)有復(fù)雜運(yùn)算系統(tǒng)不僅限制了運(yùn)算芯片的數(shù)量，也會(huì)導(dǎo)致系統(tǒng)運(yùn)算性能不夠，不能滿足對(duì)運(yùn)算性能的要求越來越高的需求，并且由于復(fù)雜線路的設(shè)計(jì)會(huì)帶來制造成本上升的缺陷。

為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案：

一種多運(yùn)算芯片的多鏈?zhǔn)酵ㄐ畔到y(tǒng)，包括一個(gè)控制芯片和若干通信鏈路；

所述控制芯片包括與所述通信鏈路對(duì)應(yīng)連接的通信通道，每個(gè)所述通信通道均包括數(shù)據(jù)發(fā)送端dntx和數(shù)據(jù)接收端dnrx；

每個(gè)所述通信鏈路包括若干相互串聯(lián)的運(yùn)算芯片；每個(gè)所述運(yùn)算芯片包括上行數(shù)據(jù)發(fā)送端uptx，上行數(shù)據(jù)接收端uprx，下行數(shù)據(jù)發(fā)送端dntx，下行數(shù)據(jù)接收端dnrx；

在每個(gè)所述運(yùn)算芯片中：

其上行數(shù)據(jù)發(fā)送端uptx連接于前一級(jí)運(yùn)算芯片的下行數(shù)據(jù)接收端dnrx；

其上行數(shù)據(jù)接收端uprx連接于前一級(jí)運(yùn)算芯片的下行數(shù)據(jù)發(fā)送端dntx；

其下行數(shù)據(jù)發(fā)送端dntx連接于后一級(jí)運(yùn)算芯片的上行數(shù)據(jù)接收端uprx；

其下行數(shù)據(jù)接收端dnrx連接于后一級(jí)運(yùn)算芯片的上行數(shù)據(jù)發(fā)送端uptx；

所述運(yùn)算芯片為距離所述控制芯片最近的第一級(jí)運(yùn)算芯片：

其上行數(shù)據(jù)發(fā)送端uptx連接于對(duì)應(yīng)所述通信通道的數(shù)據(jù)接收端dnrx；

其上行數(shù)據(jù)接收端uprx連接于對(duì)應(yīng)所述通信通道的數(shù)據(jù)發(fā)送端dntx；

其下行數(shù)據(jù)發(fā)送端dntx連接于后一級(jí)運(yùn)算芯片的上行數(shù)據(jù)接收端uprx；

其下行數(shù)據(jù)接收端dnrx連接于后一級(jí)運(yùn)算芯片的上行數(shù)據(jù)發(fā)送端uptx；

所述運(yùn)算芯片為距離所述控制芯片最遠(yuǎn)的第M級(jí)運(yùn)算芯片：

其上行數(shù)據(jù)發(fā)送端uptx連接于前一級(jí)運(yùn)算芯片的下行數(shù)據(jù)接收端dnrx；

其上行數(shù)據(jù)接收端uprx連接于前一級(jí)運(yùn)算芯片的下行數(shù)據(jù)發(fā)送端dntx；

其下行數(shù)據(jù)發(fā)送端dntx懸空；

其下行數(shù)據(jù)接收端dnrx為無效；