[發明專利]深溝道MOSFET

在審

• 申請號: 201910139397.5
• 申請日: 2019-02-25
• 公開（公告）號: CN111613674A
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 羅志云;王飛;潘夢瑜
• 申請（專利權）人: 恒泰柯半導體（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423
• 代理公司: 上海宏京知識產權代理事務所(普通合伙) 31297
• 代理人: 趙霞

本發明實施例公開了深溝道MOSFET及制造方法，所述深溝道MOSFET包括：襯底、形成于襯底上的外延層、在所述外延層上形成的深溝槽、在深溝槽內的源極多晶硅和柵極多晶硅，所述源極多晶硅和柵極多晶硅之間通過深溝槽內的柵極氧化層隔離，柵極多晶硅在沿著深溝方向與和柵極氧化層接觸的部分形成平滑過渡的柵極氧化層弧邊。本發明實施例中的深溝道MOSFET，大大改善了現有技術存在的漏電問題，得以實現高密度高性能的功率MOSFET。

技術領域

本發明涉及半導體技術領域，尤其涉及深溝道MOSFET。

背景技術

由于器件性能優于傳統溝槽器件，深溝槽器件(分裂柵型功率MOSFET)在功率半導體器件中占有比率越來越大。分裂柵型功率MOSFET相對于傳統MOSFET可以大幅提高器件特性。由于采用電藕平衡設計，分裂柵型功率MOSFET能夠同時實現低導通電阻(Rdson)和低反向傳輸電容(crss)，從而降低系統的導通損耗和開關損耗，提高電子產品的使用效率，目前幾種器件如下：

一種常見深溝道MOSFET結構如圖1所示，這是一種“左右結構”的分裂柵型MOSFET，其結構為柵極多晶硅(gate)分布在源極多晶硅的兩側，這種結構直觀，制造成本低，工藝上在柵極多晶硅長度上可控，器件性能比較穩定，但這類器件的密度也因為工藝制程的原因，其器件密度受左右結構的限制，只適合在中高壓器件中使用。

另一種常見深溝道MOSFET如圖2所示，這是一種上下結構的分裂柵型MOSFET，這種結構是在形成了源極之后，在源極上采用CVD填充產生多晶硅隔離的氧化層，然后在絕緣氧化層上形成柵極多晶硅(gate)，這種結構的優點是，只要選用合適的柵極氧化層的生長方法和刻蝕工藝，可以較好地杜絕由gate和源極造成的漏電問題。但這類器件的工藝其刻蝕深度難以控制，若形成的多晶硅隔離的氧化層過厚，則引起BV和UIS良率以及可靠性的問題等，若gate過短，則容易引起Rdson波動，導致良率下降。

另一種常見MOS結構如圖3所示，這種結構是采用熱氧化的方法同時生成多晶硅隔離的氧化層和柵極氧化層，這類方法工藝簡單，不需要擔心柵極氧化層的厚度問題，gate的長度也比較容易得到很好的控制。但其gate是根據熱氧生長成形，底部氧化層會有邊角，以及局部熱氧化層偏薄，從而容易導致漏電以及可靠性的問題，對于高密度低電壓器件尤其明顯。

發明內容

針對上述現有技術存在的問題，本發明實施例深溝道MOSFET，能夠更有效解決上述存在的問題。

本發明實施例提供了一種深溝道MOSFET，包括襯底、形成于襯底上的外延層、在所述外延層上形成的深溝槽、在深溝槽內的源極多晶硅和柵極多晶硅，所述源極多晶硅和柵極多晶硅之間通過深溝槽內的柵極氧化層隔離，所述柵極多晶硅在沿著深溝方向與和柵極氧化層接觸的部分形成平滑結構。

進一步地，所述深溝槽外部的外延層上還形成有阱區。

進一步地，所述阱區上還形成有金屬連接線以及連接于深溝槽側壁的源區。

進一步地，所述阱區為P型或N型阱區。

進一步地，所述外延層為N型或P型外延層。

本發明還提供了一種深溝道MOSFET制造方法，包括步驟：

提供襯底以及在所述襯底上形成相同導電類型的外延層；

在所述外延層中形成深溝槽；

在所述深溝槽表面沉積形成覆蓋深溝槽的深溝槽氧化層；

在所述深溝槽氧化層上填充多晶硅；

刻蝕去除掉部分多晶硅，生成源極多晶硅；

刻蝕去除部分深溝槽氧化層；

在刻蝕后的深溝空間上形成深溝道氧化層；