[發明專利]一種類腦計算芯片及計算設備

有效

• 申請號: 201910139378.2
• 申請日: 2019-02-25
• 公開（公告）號: CN109901878B
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 吳臻志;王冠睿
• 申請（專利權）人: 北京靈汐科技有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06N3/06;G06N3/063
• 代理公司: 北京麥寶利知識產權代理事務所(特殊普通合伙) 11733
• 代理人: 趙艷紅

本發明提供了一種類腦計算芯片及計算設備，所述類腦計算芯片包括由一個或多個功能核組成個眾核系統，各功能核之間通過片上網絡進行數據傳輸；所述功能核包括：至少一個神經元處理器，用于計算多種神經元模型；至少一個協處理器，與所述神經元處理器耦合，用于執行積分運算和/或乘加類運算；其中，所述神經元處理器可調用所述協處理器執行乘加類運算。本發明提供的類腦計算芯片，用于高效率地實現各類神經形態算法，尤其是對于富SNN模型的計算特點，具有高運算密度的突觸計算，高靈活度需求的胞體計算。

技術領域

本發明涉及芯片技術領域，特別是涉及一種類腦計算芯片及計算設備。

背景技術

目前，人工神經元模型根據模擬生物神經元的精細程度和側重不同具有很多種。如最典型的Integrate and fire(IF)模型，Leaky integrate-and-fire(LIF)模型和Izhikevich模型等。傳統的類腦芯片(神經形態芯片)只會考慮其中1-2種模型，并采用純ASIC方式實現，雖然它們大都具有執行效率高，功耗低，但可編程性不足，無法支持更多模型。雖然，傳統芯片中會采用處理器眾核的可編程的神經形態芯片，每個核是一個通用ARM處理器，但由于其沒有針對乘加的額外加速模塊，使得運算效率低下。

發明內容

鑒于上述問題，本發明提供了一種克服上述問題或至少部分地解決了上述問題的一種類腦計算芯片及計算設備。

根據本發明的一個方面，提供了一種類腦計算芯片，其特征在于，所述類腦計算芯片是由一個或多個功能核組成的眾核系統，各功能核之間通過片上網絡進行數據傳輸；

所述功能核包括：

至少一個可編程的神經元處理器，用于計算多種神經元模型；

至少一個協處理器，與所述神經元處理器耦合，用于執行積分運算和/或乘加類運算；

其中，所述神經元處理器可調用所述協處理器執行乘加類運算。

可選地，所述協處理器用于執行積分運算具體為：執行神經元模型中一組輸入軸突到一組神經元的胞體之間的能量積分運算；所述能量積分運算過程通過以下方式表示：

Y＝WX；

其中，X表示一組突觸；Y表示一組神經元，W代表X到Y的突觸連接關系。

可選地，所述W表示為二維矩陣MxN；其中，W具有MxN個乘加運算；

所述協處理器，還用于至少部分地并行完成所述MxN個乘加運算。

可選地，所述乘加類運算包括以下至少之一：向量-矩陣的乘、向量-矩陣的加、向量加，向量求和、向量點乘、向量乘以及矩陣-矩陣乘。

可選地，所述神經元處理器，還用于將指定計算參數和/或計算數據源傳輸至所述協處理器；

所述協處理器，還用于基于所述神經元處理器傳輸的所述指定計算參數和計算數據源執行相應地數據運算，并在所述數據運算至少部分執行完成后向所述神經元處理器發送通知，由所述神經元處理器在接收到所述通知后執行其他運算。

可選地，所述神經元處理器，還用于在所述協處理器進行乘加類運算的同時，并行運行其他運算程序。

可選地，所述類腦計算芯片還包括：

存儲器陣列，包括至少一個存儲器，與所述神經元處理器和/或所述協處理器耦合；

所述存儲器，用于對所述神經元處理器和/或協處理器的運算數據進行存儲，并通過預設方式實現所述多個所述神經元處理器和/或協處理器的并發訪問。

可選地，所述神經元處理器和所述協處理器至少共享一片存儲器，并通過所述存儲器交換數據。