[發明專利]具有擊穿電壓鉗位的LDMOS晶體管在審
| 申請號： | 201910123704.0 | 申請日： | 2019-02-19 |
| 公開（公告）號： | CN110176488A | 公開（公告）日： | 2019-08-27 |
| 發明（設計）人： | V·帕塔薩拉蒂;V·帕拉;M·A·祖尼加 | 申請（專利權）人： | 馬克西姆綜合產品公司 |
| 主分類號： | H01L29/06 | 分類號： | H01L29/06;H01L21/336;H01L29/78 |
| 代理公司： | 永新專利商標代理有限公司 72002 | 代理人： | 林金朝;王英 |
| 地址： | 美國加利*** | 國省代碼： | 美國;US |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 漏極 源極 橫向方向 擊穿電壓 表面場 減小 鉗位 橋接 橫向雙擴散金屬氧化物半導體 正交的 晶體管 延伸 | ||
1.一種包括擊穿電壓鉗位的橫向雙擴散金屬氧化物半導體(LDMOS)晶體管，該LDMOS晶體管包括：
漏極n+區；
源極n+區；
柵極；以及
p型減小表面場(PRSF)層，包括一個或多個橋接部分，該一個或多個橋接部分中的每一個在厚度方向上在該漏極n+區下方延伸。
2.如權利要求1所述的LDMOS晶體管，如當在該厚度方向上從橫截面觀察該LDMOS晶體管時所看到的，該漏極n+區的一部分不與該PRSF層重疊。
3.如權利要求1所述的LDMOS晶體管，該一個或多個橋接部分包括多個橋接部分，該多個橋接部分中的每一個在與該厚度方向正交的深度方向上彼此分離。
4.如權利要求1所述的LDMOS晶體管，其中，該漏極n+區與該PRSF層之間的擊穿電壓低于該漏極n+區與該源極n+區之間的擊穿電壓。
5.如權利要求1所述的LDMOS晶體管，進一步包括：高壓n型阱(HVNWELL)，該PRSF層嵌入在該HVNWELL中。
6.如權利要求5所述的LDMOS晶體管，進一步包括布置在該HVNWELL中的n型減小表面場(NRSF)層，其中：
該漏極n+區布置在該NRSF層中；并且
該HVNWELL的一部分延伸穿過該PRSF層中的開口以在該厚度方向上接觸該NRSF層。
7.如權利要求5所述的LDMOS晶體管，進一步包括：
p本體區；以及
p+源極區，布置在該p本體區中，
其中，該源極n+區也布置在該p本體區中。
8.如權利要求7所述的LDMOS晶體管，進一步包括：隔離區，該隔離區在與該厚度方向正交的橫向方向上布置在該p本體區與該漏極n+區之間。
9.一種包括擊穿電壓鉗位的橫向雙擴散金屬氧化物半導體(LDMOS)晶體管，該LDMOS晶體管包括：
硅半導體結構，包括：
基極層，
高壓n型阱(HVNWELL)，在厚度方向上布置在該基極層之上，
p型減小表面場(PRSF)層，嵌入在該HVNWELL中，該PRSF層包括一個或多個橋接部分，
p本體區，布置在該HVNWELL中，
源極p+區和源極n+區，各自布置在該p本體區中，以及
漏極n+區，布置在該HVNWELL中，該一個或多個橋接部分在該厚度方向上在該漏極n+區下方延伸，并且該漏極n+區在與該厚度方向正交的橫向方向上開始與該p本體區分離；
柵極，包括在該厚度方向上堆疊在該硅半導體結構之上的柵極電介質層和柵極導電層；以及
隔離區，至少部分地凹陷在該硅半導體結構中。
10.如權利要求9所述的LDMOS晶體管，其中：
該硅半導體結構進一步包括布置在該HVNWELL中的n型減小表面場(NRSF)層；
該漏極n+區布置在該NRSF層中；并且
該HVNWELL的一部分延伸穿過該PRSF層中的開口以在該厚度方向上接觸該NRSF層。
11.如權利要求10所述的LDMOS晶體管，其中，該NRSF層在該厚度方向上布置在該PRSF層之上。
12.如權利要求10所述的LDMOS晶體管，其中，該NRSF層通過該HVNWELL的一部分在該橫向方向上與該p本體區分離。
13.如權利要求9所述的LDMOS晶體管，如當在該厚度方向上從橫截面觀察該LDMOS晶體管時所看到的，該漏極n+區的一部分不與該PRSF層重疊。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于馬克西姆綜合產品公司，未經馬克西姆綜合產品公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910123704.0/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：半導體裝置及其制造方法、電力變換裝置
- 下一篇：納米級晶體管及其制備方法
- 同類專利
- 專利分類
