[發明專利]多個模數轉換器的低功耗同步

在審

• 申請號: 201910109830.0
• 申請日: 2019-02-11
• 公開（公告）號: CN110120815A
• 公開（公告）日: 2019-08-13
• 發明（設計）人: N·D·卡馬特
• 申請（專利權）人: 亞德諾半導體無限責任公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 劉倜

1.一種用于同步兩個或多個模數轉換器電路的系統，該系統包括：

第一處理電路，包括第一計時器；

第二處理電路，包括第二計時器；和

控制電路，其耦合到所述第一處理電路和所述第二處理電路，使用第一電導體發送數據和第二電導體以接收數據，所述控制電路：

使用所述第一電導體同時向所述第一處理電路和所述第二處理電路發送觸發脈沖，以使所述第一處理電路和所述第二處理電路分別使用所述觸發脈沖同步所述第一計時器和所述第二計時器，

使用所述第二電導體接收來自所述第一處理電路的第一串行數據，所述第一串行數據包括模擬信號的第一數字樣本和時間戳以指示捕獲所述數字樣本的時間，所述時間戳使用所述第一計時器的值確定。

2.權利要求1所述的系統，其中所述控制電路進一步：

使用所述第二電導體接收來自所述第二處理電路的第二串行數據，所述第二串行數據包括模擬信號的第二數字樣本和第二時間戳以指示捕獲所述第二數字樣本的時間，所述第二時間戳使用所述第二計時器的值確定；

使用所述第一時間戳和所述第二時間戳同步所述第一串行數據和所述第二串行數據。

3.權利要求1所述的系統，其中，使所述第一計時器和所述第二計時器同步的同步是使所述第一處理電路和所述第二處理電路將初始時間戳存儲在存儲器存儲電路中，在接收所述觸發脈沖之后，在閾值時間使用所述第一定時器或所述第二定時器的值確定初始時間戳。

4.權利要求1所述的系統，其中接收第一串行數據使所述第一處理電路產生數字樣本是：

使所述第一處理電路：

觸發第一模數轉換器電路以將第一模擬信號的第一樣本轉換為第一數字樣本，和

使用第一樣本通信信道從所述第一模數轉換器電路接收所述第一數字樣本。

5.權利要求4所述的系統，其中接收第一串行數據是使所述第一處理電路：

以第一采樣率將所述第一模擬信號的第一樣本轉換為第一數字樣本，所述第一采樣率與所述第一樣本通信信道的第一數據速率相關聯；

將所述第一數字樣本轉換為第二采樣率，所述第二采樣率與所述串行通信信道的第二數據速率相關聯；和

使用所述第二電導體將轉換的第一數字樣本發送到所述控制電路。

6.權利要求4所述的系統，其中所述第一處理電路觸發第一模數轉換器電路與所述第二處理電路觸發第二模數轉換器電路異步。

7.權利要求1所述的系統，其中，使用所述串行通信將所述觸發脈沖同時發送到所述第一處理電路和所述第二處理電路是：

使用耦合到所述第一電導體的發送電路發送所述觸發脈沖，所述發送電路耦合到所述第一處理電路和所述第二處理電路的每個處理電路的輸入端口，所述輸入端口被配置為響應于接收觸發脈沖產生處理器中斷，所述第一處理電路和所述第二處理電路的每個處理電路被配置為觸發模數轉換器電路，以響應于所述處理器中斷將所述模擬信號的樣本轉換為數字樣本。