[發明專利]半導體存儲器元件及其讀取方法

有效

• 申請號: 201910108551.2
• 申請日: 2019-02-03
• 公開（公告）號: CN110164496B
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 青木一
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;臧建明

本揭示提供一種半導體存儲器元件及其讀取方法，可改善數據讀取的可靠度且達到良好的面積使用效益。本揭示的半導體存儲器元件包括存儲器陣列、行解碼器、列解碼器、寫入部以及讀取部。存儲器陣列包括多個存儲器胞元。行解碼器在列方向上選擇存儲器胞元。列解碼器在行方向上選擇存儲器胞元。寫入部將相同的數據寫入至選自多個存儲器胞元的一對存儲器胞元。讀取部讀取存儲在一對存儲器胞元中的數據。讀取部包括讀出放大器，其比較包括分別流經一對存儲器胞元的電流的總電流與參考值。

技術領域

本揭示涉及一種半導體存儲器元件，尤其涉及一種使用可變電阻單元的可變電阻隨機存取存儲器的讀取方法及半導體存儲器元件。

背景技術

可變電阻存儲器通過對可變電阻單元施予脈沖電壓且可逆地與非易失性地將可變電阻單元設定為高電阻態或低電阻態，以存儲數據。可變電阻單元由金屬氧化物(例如是氧化鉿(HfO_x))的薄膜構成，且根據施予的脈沖電壓的例如是值與極性(參照JP 5748877)而進入低電阻態或高電阻態。舉例而言，將可變電阻單元寫入為低電阻態稱為設定(SET)，而將可變電阻單元寫入為高電阻態稱為重置(RESET)，反之亦然。可變電阻存儲器有兩種形式，也就是單極性形式與雙極性形式。對于單極性形式的可變電阻存儲器而言，在設定與重置期間施加于可變電阻單元的寫入電壓具有相同的極性，且通過改變寫入電壓來進行設定與重置。對于雙極性形式的可變電阻存儲器而言，在設定與重置期間施加于可變電阻單元的寫入電壓彼此極性相反。換言之，寫入電壓以兩個不同方向施加至可變電阻單元。

圖1示出可變電阻存儲器的示意配置。可變電阻單元與存取晶體管彼此串聯，且連接于一條源極線SL1。可以比特作為單位而選擇存儲器胞元MC。在寫入期間，舉例而言，在列方向上的存取晶體管經由字線WL1而被選擇，且寫入脈沖電壓被施加于位線BL1與源極線SL1之間，以設定或重置可變電阻單元。在讀取期間，在列方向上的存取晶體管經由字線WL1而被選擇，且讀取電壓被施加于位線BL1與源極線SL1之間。如此一來，經過可變電阻單元的對應于設定或重置的電流或電壓可被讀出放大器(sense amplifier)檢測到。相似地，上述的源極線SL1也可代換為源極線SL2、源極線SL3或源極線SL4，且上述的位線BL1可對應地代換為位線BL2、位線BL3或位線BL4。此外，也可將上述的字線WL1代換為字線WL2。

此外，當例如是以氧化鉿(HfO_x)、氧化鈦(TiO_x)等金屬氧化物的薄膜作為可變電阻單元的材料時，金屬氧化物會被施以一形成操作作為初始設定。一般而言，薄膜的形成操作是通過對薄膜施予些微高出用于寫入可變電阻單元的電壓的電壓而使可變電阻單元處于例如是低電阻態(亦即相近于設定的態樣)。

一種可變電阻存儲器通過兩個可變電阻單元與兩個存取晶體管(亦即所謂的2T×2R配置)存儲互補數據(complementary data)于一對存儲器胞元中。圖2示出2T×2R存儲器陣列的配置。存儲器胞元MC11包括位于源極線SL1與位線BL1之間的可變電阻單元與存取存儲器，且將真值(true data)寫入此可變電阻單元。存儲器胞元/MC11包括位于源極線/SL1與位線/BL1之間的可變電阻單元與存取晶體管，且將互補值(complementary data)寫入此可變電阻單元。相似地，上述的源極線SL1也可代換為源極線/SL1、源極線SL2或源極線/SL2，且上述的位線BL1可代換為位線/BL1、位線BL2或位線/BL2。此外，也可將上述的字線WL1代換為字線WL2，且存儲器胞元MC11與存儲器胞元/MC11可代換為存儲器胞元MC12、存儲器胞元/MC12、存儲器胞元MC21、存儲器胞元/MC21、存儲器胞元MC22或存儲器胞元/MC22。