[發明專利]半導體器件

有效

• 申請號: 201910105522.0
• 申請日: 2016-03-28
• 公開（公告）號: CN110061004B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 江間泰示;安田真;水谷和宏
• 申請（專利權）人: 聯華電子日本株式會社
• 主分類號: H10B41/30
• 分類號: H10B41/30;H10B43/30
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 金鵬;石海霞

1.一種制造半導體器件的方法，包括：

在半導體襯底的第一區域中形成第一雜質區；

在所述半導體襯底的第二區域中形成第二雜質區；

在所述第一雜質區上方通過外延生長形成第一溝道區；

形成隔離膜，所述隔離膜將所述半導體襯底中的第一區域和第二區域分開；

在所述第一區域上方形成第一柵極絕緣膜；

在所述第二區域上方形成第二柵極絕緣膜；

在所述第一柵極絕緣膜和第二柵極絕緣膜上方形成柵極電極膜；

在所述第一區域上方形成所述柵極電極膜的第一柵極電極，在所述第二區域上方保留所述柵極電極膜；

在所述第一柵極電極的側壁上和所述第一區域上方形成第一側壁絕緣膜；

在所述第二區域上方形成所述柵極電極膜的第二柵極電極；

在所述第二柵極電極的側壁上和所述第二區域上方形成第二側壁絕緣膜；

在所述第一區域上方的第一柵極電極的兩側形成第一源極區和第一漏極區；以及

在所述第二區域上方的第二柵極電極的兩側形成第二源極區和第二漏極區；

其中，

第一晶體管包括第一雜質區、第一溝道區、第一柵極絕緣膜、第一柵極電極、第一側壁絕緣膜、第一源極區和第一漏極區；

第二晶體管包括第二雜質區、第二柵極絕緣膜、第二柵極電極、第二側壁絕緣膜、第二源極區和第二漏極區；

所述第一晶體管通過將電荷累積到所述第一側壁絕緣膜中來存儲信息；以及

所述第一雜質區包括第一雜質和第二雜質，所述第二雜質抑制所述第一雜質的擴散，所述第一雜質至少包括硼，并且所述第二雜質至少包括鍺和碳；

其中，所述第一側壁絕緣膜的寬度大于所述第二側壁絕緣膜的寬度；

其中，所述第一柵極絕緣膜的厚度大于所述第二柵極絕緣膜的厚度。

2.根據權利要求1所述的方法，其中，所述第一溝道區的雜質濃度等于或低于1×10¹⁷cm^-3。

3.根據權利要求2所述的方法，其中所述第一雜質區的雜質濃度大于1×10¹⁸cm^-3。

4.根據權利要求1所述的方法，還包括：

在位于所述第一側壁絕緣膜下方的第一漏極區和第一源極區的內側上形成第三雜質區；

其中：

第三雜質區的雜質濃度小于第一源極區和第一漏極區的雜質濃度，并且小于第一雜質區的雜質濃度。

5.根據權利要求4所述的方法，其中：

所述第一源極區和第一漏極區包含第一導電類型的第三雜質；

所述第三雜質區包含第一導電類型的第四雜質；以及

所述第一雜質區包含與第一導電類型不同的第二導電類型的第五雜質。

6.根據權利要求4所述的方法，其中，所述第三雜質區的雜質濃度等于或小于5×10¹⁷cm^-3。

7.根據權利要求4所述的方法，其中，所述第一雜質區的雜質濃度大于1×10¹⁸cm^-3。

8.根據權利要求4所述的方法，還包括：

在所第二側壁絕緣膜下方的第二漏極區和第二源極區的內側上形成第四雜質區；

其中：

所述第四雜質區的雜質濃度小于所述第二源極區和第二漏極區的雜質濃度；以及

所述第三雜質區的雜質濃度等于或小于所述第四雜質區的雜質濃度的十分之一。

9.根據權利要求1所述的方法，還包括：

在所述半導體襯底的第一雜質區下方形成第五雜質區；

其中，所述第五雜質區的雜質濃度大于所述第一溝道區的雜質濃度。

10.根據權利要求4所述的方法，其中，所述第一雜質區接觸所述第三雜質區。