[發明專利]基于概率計算的低開銷cordic算法實現方法及裝置

在審

• 申請號: 201910102746.6
• 申請日: 2019-02-01
• 公開（公告）號: CN109857986A
• 公開（公告）日: 2019-06-07
• 發明（設計）人: 盧有亮;胡再青;姜書艷;陳瑜;向新明
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F17/18
• 分類號: G06F17/18
• 代理公司: 成都虹盛匯泉專利代理有限公司 51268
• 代理人: 王偉

本發明公開一種基于概率計算的低開銷cordic算法實現方法及裝置，方法為：在cordic算法第一級迭代前，對輸入數據進行前向轉換，對中間各級迭代的序列進行加減法運算，對最后一級迭代輸出的序列進行后向轉換；本發明的裝置為：在第一級迭代中的概率加法器包括：前向轉換模塊與計算模塊；中間各級迭代中的概率加法器僅包括計算模塊；最后一級迭代中的概率加法器包括：計算模塊與后向轉換模塊；通過將概率加法器技術引入到cordic算法的硬件實現中，降低了cordic算法的硬件開銷。

技術領域

本發明屬于cordic算法領域，特別涉及一種cordic算法的硬件設計技術。

背景技術

Cordic算法即坐標旋轉計算法，最初是用來進行坐標變換的算法，后面經過發展用來求解其他的數學運算，傳統上計算三角函數和一些在硬件上不易實現的函數，一般用查找表和一些多項式展開法，查找表雖然簡單易實現，但是隨著對系統的精度要求增加，其占用資源也在不斷增大，因此，人們不斷對cordic算法進行改進，其結構也得到了不斷的優化，速度和精度也得到了提升，而cordic算法的優勢也越來越明顯，使用cordic算法能夠使得一些不利于硬件實現的函數，能夠更容易的在FPGA上實現。

Cordic被廣泛用于數字信號處理中，可通過移位和加減等步驟計算平方根、正余弦、模、相位以及完成坐標變換，易于在FPGA等VLSI器件中實現，例如求解FFT、調制解調的幅度和相位，數字頻率合成器等。由于傳統的cordic算法迭代時間較長，精度不高，硬件開銷較大，越來越多的改進算法被提出，例如，JuangT B、Hsiao S F和Tsai M Y提出的平行cordic算法,Chen K T等人提出的改良型旋轉策略算法，Hu Y H和Naganathan S提出的角度編碼cordic算法等，這些算法從速度、精度上對cordic算法進行了優化，但是并沒有從cordic算法實現的硬件開銷過大進行優化。由于cordic算法需要進行多次迭代運算，每一次迭代需要耗費3個加法器，一次完整的cordic算法需要3n個加法器，大量使用加法器導致其硬件開銷較大。

發明內容

為解決上述技術問題，本發明提出了一種基于概率計算的低開銷cordic算法實現方法，通過將概率計算的技術運用到cordic算法中，保證了cordic算法的精度，并使得cordic算法的硬件開銷更小。

為解決上述技術問題，本發明提出了一種基于概率計算的低開銷cordic算法實現裝置，通過采用概率加法器，保證了cordic算法的精度，并使得cordic算法的硬件開銷更小。

本發明采用的技術方案之一為：一種基于概率計算的低開銷cordic算法實現方法，將cordic算法過程劃分為：第一級迭代、各中間級迭代以及最后一級迭代；在cordic算法第一級迭代前，對輸入數據進行前向轉換，對中間各級迭代的序列進行加減法運算，對最后一級迭代輸出的序列進行后向轉換。

中間各級迭代的加減法運算使用的加法器為概率加法器；cordic算法過程總的迭代次數小于或等于16。

本發明采用的技術方案之二為：一種基于概率計算的低開銷cordic算法實現裝置，使用的加法器為概率加法器；將cordic算法過程劃分為：第一級迭代、各中間級迭代以及最后一級迭代；在第一級迭代中的概率加法器包括：前向轉換模塊與計算模塊；中間各級迭代中的概率加法器僅包括計算模塊；最后一級迭代中的概率加法器包括：計算模塊與后向轉換模塊；

所述第一級迭代中的概率加法器中前向轉換模塊對輸入的數據進行前向轉換為序列；前向轉換后的序列依次通過第一級迭代中的概率加法器中計算模塊、中間各級迭代中的概率加法器的計算模塊、最后一級迭代中的概率加法器中計算模塊進行加減法運算處理；最后一級迭代中的概率加法器中計算模塊輸出的序列經最后一級迭代中的概率加法器中的后向轉換模塊轉換為概率值。