[發明專利]針對超大帶寬無線信道仿真實現精確延時處理的電路結構

在審

• 申請號: 201910099563.3
• 申請日: 2019-01-31
• 公開（公告）號: CN109743125A
• 公開（公告）日: 2019-05-10
• 發明（設計）人: 劉景鑫;趙成成
• 申請（專利權）人: 上海創遠儀器技術股份有限公司
• 主分類號: H04B17/391
• 分類號: H04B17/391;H04B17/364;H04B17/10
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔;鄭暄

本發明涉及一種針對超大帶寬無線信道仿真實現精確延時處理的電路結構，包括大步進延時模塊組，包含多個大步進延時模塊，所述的多個大步進延時模塊的輸出端和輸入端依次串聯；小步進整數延時模塊組，包含多個多相位的移位寄存器，所述的各個移位寄存器的輸入端分別與所述的多個大步進延時模塊的輸出端相連接；小數延時模塊組，包含多個小數延時模塊，所述的各個小數延時模塊的輸入端分別與所述的多個移位寄存器的輸出端相連接。采用了該電路結構，對數據進行多相處理，以便在低速時鐘下實現對高速數據的處理，實現了信道模擬器的多徑延時功能和實現了超大帶寬的處理能力，且具有較高的延時分辨率，以滿足信道模擬器的功能需求。

技術領域

本發明涉及數字信號處理領域，尤其涉及信道模擬器和信道多徑延時領域，具體是指一種針對超大帶寬無線信道仿真實現精確延時處理的電路結構。

背景技術

隨著無線通信技術的演進，同時第5代通信系統進入了驗證階段，無線通信設備的測試和驗證工作變得越來越復雜，而信道模擬器可以在實驗室環境下仿真實際無線信道的物理特性和環境特性，通過使用信道模擬器，可以大大提高無線設備和網絡設施的測試效率。

為了仿真出無線信道的特征，信道模擬器需要模擬出多條空間信號的傳輸路徑，并對這些路徑賦予不同的延時。同時，隨著無線通信的帶寬越來越高，我們需要實現高速的數據處理能力以適應帶寬的增加，但是由于FPGA芯片自身的物理條件限制，它的處理速率很難滿足當前的需求，這就需要對數據進行多相處理，以便在低速時鐘下實現對高速數據的處理。

發明內容

本發明的目的是克服了上述現有技術的缺點，提供了一種具有高分辨率、處理能力強、結構簡單的針對超大帶寬無線信道仿真實現精確延時處理的電路結構。

為了實現上述目的，本發明的針對超大帶寬無線信道仿真實現精確延時處理的電路結構如下：

該針對超大帶寬無線信道仿真實現精確延時處理的電路結構，其主要特點是，所述的電路結構包括：

大步進延時模塊組，包含多個大步進延時模塊，所述的多個大步進延時模塊的輸出端和輸入端依次串聯，用于輸出不同延時值的數據；

小步進整數延時模塊組，包含多個多相位的移位寄存器，所述的各個移位寄存器的輸入端分別與所述的多個大步進延時模塊的輸出端相連接，用于重新排布各相位的數據；

小數延時模塊組，包含多個小數延時模塊，所述的各個小數延時模塊的輸入端分別與所述的多個移位寄存器的輸出端相連接，用于獲取精度高的小數延時。

較佳地，所述的大步進延時模塊為雙端口隨機存儲器或FIFO存儲器，用于在大步進延時過程中進行數據存儲。

較佳地，所述的大步進延時模塊通過塊隨機存儲器構建雙端口隨機存儲器或FIFO存儲器。

較佳地，所述的大步進延時模塊的輸出端與寄存器相連接，用于分割過長的數據傳輸路徑。

較佳地，所述的移位寄存器由多個寄存器串聯連接。

較佳地，所述的小數延時模塊包含Farrow濾波器，用于對數據進行小數延時。

較佳地，所述的大步進延時模塊組將數據分為n路并行處理，其中，n為不小于2的任意整數。

較佳地，所述的大步進延時模塊的工作時鐘為數據速率的n分之一。

較佳地，所述的小步進整數延時模塊通過移位寄存器長度和延時值計算得出小步進整數延時結果。