[發明專利]集成高速反向續流二極管的雙極型碳化硅半導體功率器件

有效

• 申請號: 201910098138.2
• 申請日: 2019-01-31
• 公開（公告）號: CN109860171B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 孔謀夫
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/07
• 分類號: H01L27/07;H01L29/06;H01L29/10
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 甘茂

本發明屬于半導體功率器件技術領域，涉及碳化硅功率半導體器件，具體為集成高速反向續流二極管的雙極型碳化硅半導體功率器件，用以實現碳化硅功率器件與反向續流二極管的集成，集成的肖特基勢壘FWD可以實現較低的二極管導通壓降和減少反向恢復時間和損耗。本發明可以較好地降低碳化硅功率半導體器件的應用成本和減少器件應用時的外圍器件數，具有較大的應用價值。

技術領域

本發明屬于半導體功率器件技術領域，尤其涉碳化硅功率半導體器件，具體為集成高速反向續流二極管的雙極型碳化硅半導體功率器件。

背景技術

碳化硅材料與硅材料相比，具有較大的禁帶寬度、較高的載流子飽和速率和較大的熱導率等優良特性，因此使用碳化硅材料制作的電力電子器件性能遠超硅材料；采用碳化硅材料制作的功率器件具有更低的導通損耗、開關損耗以及更好的電壓阻斷能力，因此具有廣闊的應用前景。

通常，大部分功率器件被用在帶有感性負載的開關電路中，這就需要給功率器件反并聯續流二極管(Free-wheeling diode，FWD)。傳統的做法是在功率器件外部并聯一個FWD，或是將FWD和功率器件封裝在一起；而對于碳化硅功率器件而言，由于常規碳化硅PN結二極管的導通壓降較高，同時對于功率器件而言，具有一層較厚且摻雜濃度較低的漂移區，因此，利用功率器件體身制作的反向續流的PIN二極管具有更高的導通壓降、反向恢復時間和損耗。

發明內容

本發明的目的在于提供一種集成高速反向續流二極管的雙極型碳化硅半導體功率器件，用以實現碳化硅功率器件與FWD的集成，同時降低集成的碳化硅二極管導通壓降和減少反向恢復時間和損耗。

為實現上述發明目的，本發明技術方案如下：

一種集成高速反向續流二極管的雙極型碳化硅半導體功率器件，包括自上而下依次層疊設置的金屬化陰極1、N型漂移區2、金屬化陽極3，其中：

所述N型漂移區2的下表面為背面結構，所述背面結構包括：N型緩沖層4、N型陽極區17、P型陽極區18；所述N型陽極區17與P型陽極區18相鄰接、且均位于N型緩沖層4下方，兩者與金屬化陽極的上表面形成歐姆接觸；

所述N型漂移區2的上表面為正面結構，所述正面結構包括：第一P型區5、P型陰極區6、第一N型區7、第二P型區8、第二N型區12、溝槽9及溝槽內的氧化層10和柵極11；所述溝槽9開設于N型漂移區2上表面的一側，所述溝槽9內部填充有氧化層10，且氧化層10中設置有柵極11、氧化層10下方設置有第二P型區8；所述第一P型區5位于N型漂移區2的上方，所述P型陰極區6與第一N型區7相鄰接、且均位于第一P型區5的上方，所述P型陰極區6與第一N型區7的上方與金屬化陰極1形成歐姆接觸，所述第一P型區5、第一N型區7均與氧化層10相接觸；所述第二N型區12貫穿第一P型區5與P型陰極區6，且第二N型區12的上方與金屬化陰極1形成肖特基勢壘接觸，下方與N型漂移區相接觸。

進一步的，所述器件還包括第三N型區13，所述第三N型區13上、下分別與第一N型區7、N型漂移區2相接觸，左、右分別與第一P型區5、氧化層10相接觸。

一種集成高速反向續流二極管的雙極型碳化硅半導體功率器件，包括自上而下依次層疊設置的金屬化陰極(K)、N型漂移區、金屬化陽極(A)，其中：

所述N型漂移區2的下表面為背面結構，所述背面結構包括：N型緩沖層4、N型陽極區17、P型陽極區18；所述N型陽極區17與P型陽極區18相鄰接、且均位于N型緩沖層4下方，兩者與金屬化陽極的上表面形成歐姆接觸；