[發明專利]雷達脈沖信號采樣抖動實時消除處理方法

有效

• 申請號: 201910094611.X
• 申請日: 2019-01-31
• 公開（公告）號: CN109901119B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 紀斌;王禮麒;熊輝;付連慶
• 申請（專利權）人: 西南電子技術研究所(中國電子科技集團公司第十研究所)
• 主分類號: G01S7/28
• 分類號: G01S7/28;G01S13/00
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 古波

1.一種雷達脈沖信號采樣抖動實時消除處理方法，其特征在于包括如下步驟：在CPLD或現場可編程門陣列FPGA中，設計分頻時鐘產生模塊、脈沖相位采集和存儲模塊、系統時鐘和采樣脈沖相位關系判決模塊、采樣信號延遲和輸出模塊；系統時鐘輸入后，分頻時鐘產生模塊對輸入系統時鐘CLK進行4分頻，產生4個相位分別為0°，90°，180°和270°的分頻時鐘CLK_PO、CLK_P1、CLK_P2、CLK_P3；脈沖相位采集和存儲模塊用系統時鐘和不同相位的分頻時鐘，在相同時間內對輸入的觸發信號同時進行采樣，觸發信號經過系統時鐘采樣后的值存儲到系統時鐘移位寄存器中，經過分頻時鐘采樣后的值存儲到各自的分頻時鐘移位寄存器中；當存儲在系統時鐘移位寄存器中值為0x1FF時，系統時鐘和采樣脈沖相位關系判決模塊在移位寄存器中分別讀取分頻時鐘采集到的觸發信號值，再根據移位寄存器中數值的組合關系以及根據采樣值確定輸入信號與分頻時鐘之間的相位關系，對系統時鐘和采樣脈沖相位關系進行判決，將判決結果送入采樣信號延遲和輸出模塊；采樣信號延遲和輸出模塊根據相位關系動態調節輸出延遲，在查找表中找出適合的輸出延遲，根據此延遲，產生與系統時鐘嚴格同步的輸出脈沖，從而實時消除了雷達脈沖信號采樣抖動。

2.如權利要求1所述的雷達脈沖信號采樣抖動實時消除處理方法，其特征在于：脈沖相位采集和存儲模塊用系統時鐘CLK和4種不同相位的分頻時鐘CLK_PO、CLK_P1、CLK_P2、CLK_P3，在相同時間內對輸入的觸發信號Trig_IN同時進行采樣，并且系統時鐘頻率是分頻時鐘的4倍，系統時鐘采樣值經過15Bit移位寄存器存儲，分頻時鐘各自經過一個4Bit移位寄存器存儲。

3.如權利要求1所述的雷達脈沖信號采樣抖動實時消除處理方法，其特征在于：根據脈沖Trig達到的不同時間，有8種不同的相位關系State0～State7表示，“State0”在“0x7FFF”輸出脈沖，“State1”在“0x3FFF”輸出脈沖，“State2”在“0x7FFF”輸出脈沖，“State3”在“0x3FFF”輸出脈沖，“State4”在“0x7FFF”輸出脈沖，“State5”在“0x3FFF”輸出脈沖，“State6”在“0x7FFF”輸出脈沖，“State7”在“0x3FFF”輸出脈沖。

4.如權利要求1所述的雷達脈沖信號采樣抖動實時消除處理方法，其特征在于：系統時鐘和采樣脈沖相位關系判決模塊判斷經過系統時鐘采集的觸發信號存儲在15Bit移位寄存器值為0x1FF時，在4個4Bit移位寄存器中分別存讀取4個分頻時鐘采集到的觸發信號值；根據4個4Bit移位寄存器中數值的組合關系，在系統時鐘移位寄存器計數到“0x1FF”時作狀態判斷，在查找表中找出適合的輸出延遲。

5.如權利要求4所述的雷達脈沖信號采樣抖動實時消除處理方法，其特征在于：采樣信號延遲和輸出模塊根據輸出延遲，在系統時鐘移位寄存器計數到“0x3FFF”或“0x7FFF”輸出脈沖，產生與系統時鐘嚴格同步的輸出脈沖，實時消除了雷達脈沖信號采樣抖動。