[發(fā)明專利]快取存儲器及快取存儲器的管理方法

有效

• 申請?zhí)枺?/td>: 201910093628.3
• 申請日: 2019-01-30
• 公開（公告）號: CN111506252B
• 公開（公告）日: 2023-08-15
• 發(fā)明（設(shè)計）人: 林瑞源;盧彥儒
• 申請（專利權(quán)）人: 瑞昱半導(dǎo)體股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 黃艷

本申請公開一種快取存儲器及快取存儲器的管理方法。快取存儲器包含存儲電路、緩沖電路以及控制電路。緩沖電路以先進先出的方式存儲數(shù)據(jù)。控制電路耦接于存儲電路及緩沖電路，且用來在存儲電路中找到存儲空間，并將該數(shù)據(jù)寫入所述存儲空間。

技術(shù)領(lǐng)域

本發(fā)明涉及快取存儲器，尤其涉及多階層快取存儲器。

背景技術(shù)

圖1為現(xiàn)有電子裝置的架構(gòu)圖。電子裝置100包含處理器110、第一級(L1)快取存儲器120、第二級(L2)快取存儲器130以及系統(tǒng)存儲器140。L1快取存儲器120及L2快取存儲器130通常為靜態(tài)隨機存取存儲器(Static?Random-Access?Memory,SRAM)，而系統(tǒng)存儲器140通常為動態(tài)隨機存取存儲器(Dynamic?Random-Access?Memory,DRAM)。L2快取存儲器130包含控制電路132及存儲電路136。控制電路132將數(shù)據(jù)寫入存儲電路136或從存儲電路136讀取數(shù)據(jù)。存儲電路136的數(shù)據(jù)結(jié)構(gòu)以及控制電路132所采用的用來存取存儲電路136的演算法為本技術(shù)領(lǐng)域技術(shù)人員所熟知，故不再贅述。以下分別就快取存儲器的包容模式(inclusive?mode)及專有模式(exclusive?mode)討論電子裝置100所遭遇的問題。包容模式及專有模式為本技術(shù)領(lǐng)域技術(shù)人員所熟知，故不再贅述。

圖2為電子裝置100操作于包容模式的部分流程圖。于數(shù)據(jù)存取過程中，當數(shù)據(jù)于L1快取存儲器120未命中(miss)時，L1快取存儲器120便向L2快取存儲器130請求數(shù)據(jù)(步驟S210)。在步驟S220中，控制電路132檢查存儲電路136中是否存儲L1快取存儲器120所請求的數(shù)據(jù)。假設(shè)存儲電路136中沒有存儲L1快取存儲器120所請求的數(shù)據(jù)(亦即L2快取存儲器沒有命中)，則控制電路132向系統(tǒng)存儲器140請求數(shù)據(jù)(步驟S230)。接著，L2快取存儲器130取得來自系統(tǒng)存儲器140的數(shù)據(jù)(步驟S240)，然后L2快取存儲器130將數(shù)據(jù)回復(fù)給L1快取存儲器120(步驟S250)。收到L2快取存儲器130所回復(fù)的數(shù)據(jù)之后，L1快取存儲器120存儲該數(shù)據(jù)。最后，L1快取存儲器120向L2快取存儲器130廣播(broadcast)數(shù)據(jù)(步驟S260)。在步驟S260中，控制電路132需檢查存儲電路136的標簽(tag)并且將數(shù)據(jù)寫入存儲電路136中。因為L2快取存儲器130的容量通常大于L1快取存儲器120的容量，所以存取存儲電路136也相對地耗時。舉例來說，如果存取L1快取存儲器120需要1個系統(tǒng)時鐘的周期，則存取存儲電路136可能需2～3個周期。由于步驟S260相對地耗時，所以控制電路132無法立即處理的下一個存取命令，造成處理器110停滯(stall)。

圖3為電子裝置100操作于專有模式的部分流程圖。于數(shù)據(jù)存取過程中，當數(shù)據(jù)在L1快取存儲器120未命中時，L1快取存儲器120便向L2快取存儲器130請求數(shù)據(jù)(步驟S310)。在步驟S320中，控制電路132檢查存儲電路136中是否存儲L1快取存儲器120所請求的數(shù)據(jù)。假設(shè)存儲電路136中存儲L1快取存儲器120所請求的數(shù)據(jù)(亦即L2快取存儲器命中(hit))，則控制電路132將數(shù)據(jù)回復(fù)給L1快取存儲器120(步驟S330)。接著，L1快取存儲器120踢出(evict)一行數(shù)據(jù)(line?data)至L2快取存儲器130(步驟S340)。在步驟S340中，控制電路132需檢查存儲電路136的標簽并且將該行數(shù)據(jù)寫入存儲電路136的適當位置中。由于存取存儲電路136相對地耗時，所以步驟S340可能使得控制電路132無法立即處理的下一個存取命令，造成處理器110停滯。

發(fā)明內(nèi)容

鑒于現(xiàn)有技術(shù)的不足，本公開的一目的在于提供一種快取存儲器及快取存儲器的管理方法，以提升電子裝置的效能。

本申請公開一種快取存儲器，包含一存儲電路、一緩沖電路以及一控制電路。該緩沖電路以先進先出的方式存儲一數(shù)據(jù)。該控制電路耦接于該存儲電路及該緩沖電路，且用來在該存儲電路中找到一存儲空間，并將該數(shù)據(jù)寫入該存儲空間。