[發明專利]一種芯片序列號編碼方法及系統、存儲介質及終端有效
| 申請號: | 201910092885.5 | 申請日: | 2019-01-30 |
| 公開(公告)號: | CN109714163B | 公開(公告)日: | 2021-12-14 |
| 發明(設計)人: | 江永林;李擁軍;周健 | 申請(專利權)人: | 江永林 |
| 主分類號: | H04L9/08 | 分類號: | H04L9/08 |
| 代理公司: | 上海光華專利事務所(普通合伙) 31219 | 代理人: | 徐秋平 |
| 地址: | 加拿大魁北克省*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 芯片 序列號 編碼 方法 系統 存儲 介質 終端 | ||
1.一種芯片序列號編碼方法,其特征在于,包括以下步驟:
基于芯片的生產信息、測試信息和特有信息構建芯片的原始編碼信息;
基于預設加密算法對所述原始編碼信息進行加密,并將加密后的原始編碼信息作為芯片序列號;
設定所述原始編碼信息為2n比特,加密密鑰為n比特,芯片序列號為2n比特,所述預設加密算法包括以下步驟:
當所述加密密鑰的第n比特為第一預設值時,令所述原始編碼信息的偶數位與加密密鑰進行第一邏輯運算,所述第一邏輯運算的結果作為所述芯片序列號中對應偶數位的值;令所述原始編碼信息的奇數位與加密密鑰進行第二邏輯運算運算,所述第二邏輯運算的結果作為所述芯片序列號中對應奇數位的值;所述第一邏輯運算與所述第二邏輯運算互為非運算;
當所述加密密鑰的第n比特為第二預設值時,令所述原始編碼信息的偶數位與加密密鑰進行所述第二邏輯運算運算,所述第二邏輯運算的結果作為所述芯片序列號中對應偶數位的值;令所述原始編碼信息的奇數位與加密密鑰進行所述第一邏輯運算,所述第一邏輯運算的結果作為所述芯片序列號中對應奇數位的值;
所述特有信息包括種子和隨機數中的一種或組合。
2.根據權利要求1所述的芯片序列號編碼方法,其特征在于,所述生產信息包括晶圓代工廠編號、晶圓編號、生產時間和裸片坐標中的一種或多種組合。
3.根據權利要求1所述的芯片序列號編碼方法,其特征在于,所述測試信息包括測試廠編號、測試機臺編號或測試時間中的一種或多種組合。
4.根據權利要求1所述的芯片序列號編碼方法,其特征在于,所述原始編碼信息采用二進制編碼。
5.根據權利要求1所述的芯片序列號編碼方法,其特征在于,還包括基于與所述預設加密算法對應的預設解密算法對所述芯片序列號進行解密,解密后的芯片序列號即為所述原始編碼信息。
6.一種芯片序列號編碼系統,其特征在于,包括構建模塊和加密模塊;
所述構建模塊用于基于芯片的生產信息、測試信息和特有信息構建芯片的原始編碼信息;
所述加密模塊用于基于預設加密算法對所述原始編碼信息進行加密,并將加密后的原始編碼信息作為芯片序列號;
設定所述原始編碼信息為2n比特,加密密鑰為n比特,芯片序列號為2n比特,所述預設加密算法包括以下步驟:
當所述加密密鑰的第n比特為第一預設值時,令所述原始編碼信息的偶數位與加密密鑰進行第一邏輯運算,所述第一邏輯運算的結果作為所述芯片序列號中對應偶數位的值;令所述原始編碼信息的奇數位與加密密鑰進行第二邏輯運算運算,所述第二邏輯運算的結果作為所述芯片序列號中對應奇數位的值;所述第一邏輯運算與所述第二邏輯運算互為非運算;
當所述加密密鑰的第n比特為第二預設值時,令所述原始編碼信息的偶數位與加密密鑰進行所述第二邏輯運算運算,所述第二邏輯運算的結果作為所述芯片序列號中對應偶數位的值;令所述原始編碼信息的奇數位與加密密鑰進行所述第一邏輯運算,所述第一邏輯運算的結果作為所述芯片序列號中對應奇數位的值;
所述特有信息包括種子和隨機數中的一種或組合。
7.一種存儲介質,其上存儲有計算機程序,其特征在于,該程序被處理器執行時實現權利要求1至5中任一項所述的芯片序列號編碼方法。
8.一種終端,其特征在于,包括:處理器及存儲器;
所述存儲器用于存儲計算機程序;
所述處理器用于執行所述存儲器存儲的計算機程序,以使所述終端執行權利要求1至5中任一項所述的芯片序列號編碼方法。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于江永林,未經江永林許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910092885.5/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種量子密鑰擴張方法及系統
- 下一篇:一種IKEv2協商使用量子密鑰的方法





