[發(fā)明專利]基于FPGA的數(shù)據(jù)傳輸及存儲系統(tǒng)、方法以及數(shù)據(jù)系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201910090700.7
• 申請日: 2019-01-30
• 公開（公告）號: CN109819065A
• 公開（公告）日: 2019-05-28
• 發(fā)明（設計）人: 韓敏;吳之光;沈忱;李童
• 申請（專利權）人: 山東超越數(shù)控電子股份有限公司
• 主分類號: H04L29/12
• 分類號: H04L29/12;H04L29/08;H04L29/06
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 孫園園

本發(fā)明公開了一種基于FPGA的數(shù)據(jù)傳輸及存儲系統(tǒng)、方法以及數(shù)據(jù)系統(tǒng)，屬于以太網(wǎng)數(shù)據(jù)傳輸領域，要解決的技術問題為如何實現(xiàn)FPGA與上位機通過以太網(wǎng)接口進行點對點通信，其結構包括FPGA板卡以及集成于FPGA板卡上的總線接口、PHY芯片、SGMⅡ接口、MAC層功能模塊、ARP處理模塊、接收邏輯模塊、發(fā)送邏輯模塊、發(fā)送/接收模塊以及存儲模塊。其方法包括基于FPGA的數(shù)據(jù)傳輸及存儲系統(tǒng)實現(xiàn)上位機與FPGA通過以太網(wǎng)進行點對點通信，其數(shù)據(jù)系統(tǒng)包括上位機與上述數(shù)據(jù)傳輸及存儲系統(tǒng)，上位機與總線接口電連接。

技術領域

本發(fā)明涉及以太網(wǎng)數(shù)據(jù)傳輸領域，具體地說是一種基于FPGA的數(shù)據(jù)傳輸及存儲系統(tǒng)、方法以及數(shù)據(jù)系統(tǒng)。

背景技術

近年來，F(xiàn)PGA(英文全稱為Field Programmable Gate Array，中文翻譯為現(xiàn)場可編程邏輯門陣列)并行運算的特點使得其在雷達、遙感等涉及數(shù)字信號處理的領域得到了極為廣泛的應用，實現(xiàn)計算機與FPGA的通信，將數(shù)據(jù)高效的傳輸?shù)紽PGA上來進行并行運算就顯得非常重要。

計算機與FPGA的數(shù)據(jù)交互一般可以通過串口、PCIE(英文全稱為peripheralcomponent interconnect express，中文翻譯為高速串行計算機擴展總線標準)總線以及以太網(wǎng)來實現(xiàn)，但是由于串口傳輸?shù)乃俾室话惚容^慢，并且串口和PCIE均無法實現(xiàn)遠距離傳輸，所以為了兼顧傳輸速率與系統(tǒng)使用靈活性，一般選擇以太網(wǎng)接口實現(xiàn)FPGA與上位機的數(shù)據(jù)傳輸。

如何實現(xiàn)FPGA與上位機通過以太網(wǎng)接口進行點對點通信，是需要解決的技術問題。

發(fā)明內(nèi)容

本發(fā)明的技術任務是針對以上不足，提供一種基于FPGA的數(shù)據(jù)傳輸及存儲系統(tǒng)、方法以及數(shù)據(jù)系統(tǒng)，來解決如何實現(xiàn)FPGA與上位機通過以太網(wǎng)接口進行點對點通信的問題。

第一方面，本發(fā)明實施例提供一種基于FPGA的數(shù)據(jù)傳輸及存儲系統(tǒng)，用于實現(xiàn)上位機與FPGA通過以太網(wǎng)進行點對點通信，包括FPGA板卡以及集成于FPGA板卡上的：

總線接口，用于外接上位機；

PHY(英文全稱為Port Physical Layer，中文翻譯為物理層)芯片，其與總線接口電連接，用于發(fā)送/接收以太網(wǎng)數(shù)據(jù)幀；

SGMⅡ(英文全稱為Serial Gigabit Media Independent Interface，中文翻譯為串行千兆位媒質(zhì)獨立接口(如千兆位以太網(wǎng)))接口，其配置有IP核，與PHY芯片電連接；

MAC(為OSI模型中的一層)層功能模塊，其配置有IP核，與SGMⅡ接口電連接，用于封裝/解封以太網(wǎng)數(shù)據(jù)幀；

ARP(英文全稱為ARP，中文翻譯為地址解析協(xié)議)處理模塊，其配置有ARP協(xié)議，用于基于ARP協(xié)議實現(xiàn)上位機IP地址與MAC地址的動態(tài)映射；

接收邏輯模塊，其分別與ARP處理模塊和MAC層功能模塊電連接，用于接收上位機的ARP請求，并提取上位機的MAC地址和IP地址，并用于接收上位機發(fā)送的UDP(英文全稱為User Datagram Protocol，中文翻譯為用戶數(shù)據(jù)報協(xié)議)數(shù)據(jù)包并提取數(shù)據(jù)；

發(fā)送邏輯模塊，其分別與ARP處理模塊和MAC層功能模塊電連接，用于向上位機發(fā)送ARP應答，并用于封裝數(shù)據(jù)并將封裝后的數(shù)據(jù)傳送至MAC層功能模塊；

發(fā)送/接收模塊，其分別與發(fā)送邏輯模塊和接收邏輯模塊電連接；

存儲模塊，其與發(fā)送/接收模塊電連接，用于存儲數(shù)據(jù)。