[發明專利]溝槽柵功率MOSFET及制造方法

在審

• 申請號: 201910089924.6
• 申請日: 2019-01-30
• 公開（公告）號: CN109817720A
• 公開（公告）日: 2019-05-28
• 發明（設計）人: 顏樹范
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/08;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種溝槽柵功率MOSFET，其特征在于，包括多個溝槽柵；

所述溝槽柵包括柵極溝槽，柵介質層和多晶硅柵，所述柵介質層形成于所述柵極溝槽的底部表面和側面，所述多晶硅柵填充于所述溝槽柵中；

所述柵極溝槽形成于第一導電類型的第一外延層中；

第二導電類型的體區形成于第一外延層中，所述多晶硅柵的深度大于所述體區的結深，被所述多晶硅柵側面覆蓋所述體區的表面用于形成溝道；

在所述體區的頂部表面中形成有第一導電類型重摻雜的源區；

漏區由形成于所述第一外延層背面的第一導電類型重摻雜區組成；

由位于所述體區和所述漏區之間的所述第一外延層組成漂移區；

溝槽柵功率MOSFET包括多個MOSFET單元結構和至少一個SBR單元結構，各所述MOSFET單元結構和所述SBR單元結構相并聯；

所述MOSFET單元結構的所述多晶硅柵的頂部通過接觸孔連接到由正面金屬層組成的柵極，所述源區和所述體區的頂部通過接觸孔連接到由正面金屬層組成的源極；

所述接觸孔穿過層間膜，所述正面金屬層形成于所述層間膜的表面；

所述SBR單元結構的所述多晶硅柵、所述源區和所述體區的頂部通過接觸孔連接到由正面金屬層組成的源極；

所述漏區的背面形成有由背面金屬層組成的漏極，所述漏極為所述MOSFET單元結構和所述SBR單元結構共用。

2.如權利要求1所述的溝槽柵功率MOSFET，其特征在于：所述溝槽柵功率MOSFET中，所述MOSFET單元結構和所述SBR單元結構按照1：1的個數比交替排列；

或者，所述MOSFET單元結構和所述SBR單元結構按照N：1的個數比交替排列，N為大于1的整數，在交替排列的方向上各區域的N相同或變化；

或者，所述MOSFET單元結構和所述SBR單元結構按照1：N的個數比交替排列，N為大于1的整數，在交替排列的方向上各區域的N相同或變化；

或者，所述MOSFET單元結構和所述SBR單元結構按照M：N的個數比交替排列，N為大于1的整數，M為大于1的整數，M和N相等或不相等，在交替排列的方向上各區域的N相同或變化，在交替排列的方向上各區域的M相同或變化。

3.如權利要求1所述的溝槽柵功率MOSFET，其特征在于：所述第一外延層形成于半導體襯底表面。

4.如權利要求3所述的溝槽柵功率MOSFET，其特征在于：所述半導體襯底為硅襯底，所述第一外延層為硅外延層，所述柵介質層為柵氧化層。

5.如權利要求1所述的溝槽柵功率MOSFET，其特征在于：各所述MOSFET單元結構的所述溝槽柵的所述柵極溝槽相連通且各所述MOSFET單元結構的所述溝槽柵的所述多晶硅柵連接；

各所述SBR單元結構的所述溝槽柵的所述多晶硅柵和各所述MOSFET單元結構的所述溝槽柵的所述多晶硅柵不連接。

6.如權利要求1所述的溝槽柵功率MOSFET，其特征在于：在所述源區對應的所述接觸孔的底部形成有第二導電類型重摻雜的體引出區，所述源區對應的所述接觸孔通過所述體引出區和所述體區接觸。

7.如權利要求3所述的溝槽柵功率MOSFET，其特征在于：所述半導體襯底具有第一導電類型重摻雜，所述漏區由減薄后的所述半導體襯底直接組成；或者所述漏區由在減薄后的所述半導體襯底中進行背面注入形成。

8.如權利要求1至7中任一權項所述的溝槽柵功率MOSFET，其特征在于：所述溝槽柵功率MOSFET為N型器件，第一導電類型為N型，第二導電類型為P型；或者，所述溝槽柵功率MOSFET為P型器件，第一導電類型為P型，第二導電類型為N型。