[發(fā)明專(zhuān)利]在寬范圍電源電壓下工作的輸出緩沖電路的偏置級(jí)聯(lián)晶體管在審
| 申請(qǐng)?zhí)枺?/td> | 201910088015.0 | 申請(qǐng)日： | 2019-01-29 |
| 公開(kāi)（公告）號(hào)： | CN110350907A | 公開(kāi)（公告）日： | 2019-10-18 |
| 發(fā)明（設(shè)計(jì)）人： | M·K·K·蒂瓦里;S·M·I·里茲維 | 申請(qǐng)（專(zhuān)利權(quán)）人： | 意法半導(dǎo)體國(guó)際有限公司 |
| 主分類(lèi)號(hào)： | H03K19/0175 | 分類(lèi)號(hào)： | H03K19/0175;H03K19/0185 |
| 代理公司： | 北京市金杜律師事務(wù)所 11256 | 代理人： | 王茂華;張昊 |
| 地址： | 荷蘭阿*** | 國(guó)省代碼： | 荷蘭;NL |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 電源電壓 偏置電壓 輸出緩沖電路 級(jí)聯(lián)晶體管 電源節(jié)點(diǎn) 偏置 寬范圍電源 驅(qū)動(dòng)晶體管 串聯(lián)耦合 固定電壓 輸出節(jié)點(diǎn) 閾值電壓 晶體管 偏移 第一級(jí) 輸出級(jí) 閾值時(shí) | ||
1.一種輸出緩沖電路，包括：
輸出級(jí)，由第一電源節(jié)點(diǎn)和第二電源節(jié)點(diǎn)供電，并且被配置為驅(qū)動(dòng)輸出焊盤(pán)，所述輸出級(jí)包括第一驅(qū)動(dòng)晶體管和第一級(jí)聯(lián)晶體管，所述第一驅(qū)動(dòng)晶體管和所述第一級(jí)聯(lián)晶體管串聯(lián)耦合在所述第一電源節(jié)點(diǎn)和耦合至所述輸出焊盤(pán)的輸出節(jié)點(diǎn)之間，其中所述第一級(jí)聯(lián)晶體管的柵極被第一偏置電壓偏置；以及
偏置電壓生成器電路，被配置為生成所述第一偏置電壓，其中對(duì)于所述第一電源節(jié)點(diǎn)處的小于閾值電壓的任何第一電源電壓，所述第一偏置電壓在所述第二電源節(jié)點(diǎn)處固定在第二電源電壓，并且其中當(dāng)所述第一電源電壓超過(guò)所述閾值電壓時(shí)，所述第二偏置電壓等于所述第一電源電壓和固定電壓之間的差值。
2.根據(jù)權(quán)利要求1所述的輸出緩沖電路，
其中所述輸出級(jí)還包括第二驅(qū)動(dòng)晶體管和第二級(jí)聯(lián)晶體管，所述第二驅(qū)動(dòng)晶體管和所述第二級(jí)聯(lián)晶體管串聯(lián)耦合在第二電源節(jié)點(diǎn)和所述輸出節(jié)點(diǎn)之間，其中所述第二級(jí)聯(lián)晶體管的柵極被第二偏置電壓偏置；以及
其中所述偏置電壓生成器電路還被配置為生成所述第二偏置電壓，其中當(dāng)所述第一電源電壓小于所述閾值電壓時(shí)所述第二偏置電壓等于所述第一電源電壓，并且其中所述第一偏置電壓固定在超過(guò)所述閾值電壓的任何第一電源電壓的固定電壓。
3.根據(jù)權(quán)利要求2所述的輸出緩沖電路，其中所述第二驅(qū)動(dòng)晶體管和所述第二級(jí)聯(lián)晶體管具有直接串聯(lián)連接的源極-漏極路徑。
4.根據(jù)權(quán)利要求3所述的輸出緩沖電路，其中所述第一驅(qū)動(dòng)晶體管和所述第一級(jí)聯(lián)晶體管具有直接串聯(lián)連接的源極-漏極路徑。
5.根據(jù)權(quán)利要求3所述的輸出緩沖電路，其中所述第二級(jí)聯(lián)晶體管的漏極端子直接連接至所述輸出節(jié)點(diǎn)。
6.根據(jù)權(quán)利要求2所述的輸出緩沖電路，還包括：電平移位電路，被配置為接收輸入信號(hào)并對(duì)所述輸入信號(hào)進(jìn)行電平移位，以生成耦合到所述第二驅(qū)動(dòng)晶體管的柵極端子的電平移位信號(hào)。
7.根據(jù)權(quán)利要求6所述的輸出緩沖電路，其中所述電平移位信號(hào)在所述第二電源電壓處具有邏輯低電壓電平，并且在所述第二偏置電壓處具有邏輯高電壓電平。
8.根據(jù)權(quán)利要求2所述的輸出緩沖電路，還包括：
電壓感測(cè)電路，被配置為感測(cè)所述第一電源電壓并與所述閾值電壓進(jìn)行比較以生成控制信號(hào)；以及
開(kāi)關(guān)電路，被配置為響應(yīng)于所述控制信號(hào)的第一邏輯狀態(tài)施加所述第一電源電壓作為所述第一偏置電壓，并且響應(yīng)于所述控制信號(hào)的第二邏輯狀態(tài)施加所述固定電壓作為所述第一偏置電壓。
9.根據(jù)權(quán)利要求2所述的輸出緩沖電路，其中所述偏置電壓生成器電路包括：
電壓調(diào)節(jié)器，被配置為生成所述固定電壓；以及
電壓差分電路，被配置為生成等于所述第一電源電壓和所述固定電壓之間的差值的電壓。
10.根據(jù)權(quán)利要求9所述的輸出緩沖電路，其中電壓調(diào)節(jié)器生成參考電流以生成所述固定電壓，并且所述電壓差分電路使用所述參考電流的拷貝來(lái)生成用于從所述第一電源電壓中減去的所述固定電壓的副本。
11.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其中所述第一驅(qū)動(dòng)晶體管和所述第一級(jí)聯(lián)晶體管具有直接串聯(lián)連接的源極-漏極路徑。
12.根據(jù)權(quán)利要求11所述的輸出緩沖電路，其中所述第一級(jí)聯(lián)晶體管的漏極端子直接連接至所述輸出節(jié)點(diǎn)。
13.根據(jù)權(quán)利要求1所述的輸出緩沖電路，還包括：電平移位電路，被配置為接收輸入信號(hào)并對(duì)所述輸入信號(hào)進(jìn)行電平移位，以生成耦合至所述第一驅(qū)動(dòng)晶體管的柵極端子的第一電平移位信號(hào)。
14.根據(jù)權(quán)利要求13所述的輸出緩沖電路，其中所述第一電平移位信號(hào)在所述第一偏置電壓處具有邏輯低電壓電平，并且在所述第一電源電壓處具有邏輯高電壓電平。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于意法半導(dǎo)體國(guó)際有限公司，未經(jīng)意法半導(dǎo)體國(guó)際有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910088015.0/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 上一篇：接口控制電路
- 下一篇：數(shù)據(jù)保持電路以及方法
