[發明專利]一種芯片MIPI接口防損保護電路

有效

• 申請號: 201910082942.1
• 申請日: 2019-01-24
• 公開（公告）號: CN109842106B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 余廣得
• 申請（專利權）人: 武漢精立電子技術有限公司;武漢精測電子集團股份有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 武漢東喻專利代理事務所(普通合伙) 42224
• 代理人: 李佑宏

本發明公開了一種芯片MIPI接口防損保護電路，包括芯片和ESD保護器件，其特征在于，所述芯片與ESD保護器件之間設有鉗位電路單元，所述鉗位電路單元包括二極管、電流源和泄放電路，所述電流源和泄放電路一端接地，另一端相互連接且分別通過二極管的與芯片的一組輸出端相連接，從而對芯片的MIPI接口進行保護。本發明技術方案針對目前的MIPI接口保護電路容易將芯片的IO口擊壞的情況，在現有保護電路的基礎上增加了鉗位電路，通過將電壓控制在一定范圍內，從而避免芯片的IO口被擊壞。

技術領域

本發明屬于信號發生器接口保護領域，具體涉及一種芯片MIPI接口防損保護電路。

背景技術

信號發生器（簡稱PG）通過FPGA或控制器產生MIPI D PHY信號時需要用到芯片。以MC20902為例，其輸出口一來對靜電敏感，二來不耐直流電壓。在當前的設備需求中，會遇到要求MIPI輸出接口ESD等級為接觸8kV，空氣15kV，接口能耐受20V及以下的直流電壓的情況，在此情況下，現有技術的這種MIPI接口防損保護電路就難以滿足需求了。

如圖1所示是現有技術中MC20902芯片的內部結構圖。其中，左邊為MC20902的輸入，有HS（高速）信號和LP（低速，低功耗）信號。HS和LP信號均由FPGA或其它控制器發出。HS信號和LP信號經過MC20902后即成為MIPI D PHY信號。所以MIPI信號上包含HS和LP兩種信號。1片MC20902可以輸出1組4 lane MIPI信號，包括4 lane的數據信號D0~D3和1 lane的時鐘信號CLK。在MIPI屏測試時需要用到D0 LP回讀功能，也就是說，D0通道的LP既要能發送，又要能回讀。MC20902的5個通道ABCDE，其中A和E支持回讀功能。

目前的MIPI接口保護電路涉及如圖2所示，其中U1即MC20902芯片；U2為ESD保護器件，能耐受接觸8kV，空氣15kV的靜電；U3為瞬態阻斷元件TBU；J1為輸出接口連接器。U2用于扛接觸8kV，空氣15kV的靜電。在該電路中，U2和U3共同作用，在J1對信號有直流電壓時，U2的將加在U1 IO口P和N上的電壓鉗制在一定的電壓，根據直流電壓的不同，鉗位的電壓會有不同，同時U2的二極管反向電流迅速增大，導致U3有內阻迅速增大，從而阻斷接口J1的直流電壓。如圖3所示，是在圖2所示的保護電路下TBU的電流電壓曲線圖，隨著加在TBU上的電壓的增大，TBU上的電流也在增大，但當電流增加到Itrigger時，TBU上的電流迅速減小為接近0A，隨后電壓再增大，TBU上的電流依然沒有增加，從而保護了后端的芯片。

理想情況是通過保護器件U2和U3來保護MC20902，不讓靜電和直流電壓對其產生損傷，但是所有的保護器件提供的保護都是有限的。如ESD保護器件U2的鉗位電壓目前比較低的也超過4V，鉗位電壓越接近芯片IO能承受的最大電壓，對芯片保護越有效。例如，在MC20902的VDDIO為2.5V時，靜電打在J1上時，MC20902 IO上的電壓是大于2.5V的，特別是A和E通道，由于是可控雙向的，對ESD和直流電壓特別敏感，容易損壞。對J1用直流進行加壓，實際測試到的MC20902 IO上的電壓約為3.3V，而且基本是一直有3.3V，容易導致MC20902的O損壞。

發明內容

針對現有技術的以上缺陷或改進需求，本發明提供了一種MIPI接口防損保護電路，至少可以部分解決上述問題。本發明技術方案針對目前的MIPI接口保護電路容易將芯片的IO口擊壞的情況，在現有保護電路的基礎上增加了鉗位電路，通過將電壓控制在一定范圍內，從而避免芯片的IO口被擊壞。

為實現上述目的，按照本發明的一個方面，提供了一種芯片MIPI接口防損保護電路，包括芯片和ESD保護器件，其特征在于，所述芯片與ESD保護器件之間設有鉗位電路單元，所述鉗位電路單元包括二極管、電流源和泄放電路，所述電流源和泄放電路一端接地，另一端相互連接且分別通過二極管的與芯片的一組輸出端相連接，從而對芯片的MIPI接口進行保護。