[發明專利]重新布線層的制備方法及半導體結構

在審

• 申請號: 201910078419.1
• 申請日: 2019-01-28
• 公開（公告）號: CN111489978A
• 公開（公告）日: 2020-08-04
• 發明（設計）人: 周祖源;趙強;陳彥亨;吳政達;林正忠
• 申請（專利權）人: 中芯長電半導體（江陰）有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/48
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本發明提供一種重新布線層的制備方法及半導體結構，半導體結構包括基底及位于基底上表面的重新布線層；重新布線層包括金屬柱；介質層，介質層包覆金屬柱，且介質層中包括溝槽，溝槽的寬度小于金屬柱的寬度，通過溝槽顯露金屬柱的上表面；金屬種子層，金屬種子層覆蓋介質層的上表面以及溝槽的底部及側壁；金屬層，金屬層填滿溝槽并覆蓋位于介質層上的金屬種子層。本發明通過制作前期金屬柱，以降低介質層中溝槽填充的深寬比，而后再制作金屬層，可提高重新布線層的平坦度，避免在形成的重新布線層中產生凹槽，從而有利于后續制程工藝，并降低多層疊加的工藝風險，降低工藝難度及成本。

技術領域

本發明屬于半導體制造領域，涉及重新布線層的制備方法及半導體結構。

背景技術

隨著集成電路的功能越來越強、性能和集成度越來越高，以及新型集成電路的出現，封裝技術在集成電路產品中扮演著越來越重要的角色，在整個電子系統的價值中所占的比例越來越大。同時，隨著集成電路特征尺寸達到納米級，晶體管向更高的密度、更高的時鐘頻率發展，封裝也向更高密度的方向發展。

晶圓級封裝(WLP)技術由于具有小型化、低成本、高集成度以及具有更好的性能和更高的能源效率等優點，因此，已成為高要求的移動/無線網絡等電子設備的重要的封裝方法，是目前最具發展前景的封裝技術之一。

重新布線層(RDL)，一般包括介質層及金屬層；其可對芯片的焊盤的焊區位置進行重新布局，使新焊區滿足對焊料球最小間距的要求，并使新焊區按照陣列排布。在現有WLP工藝中，RDL的制造部分是整個WLP流程中較復雜、較昂貴的部分。一般，根據需要，RDL介質層與金屬層之間常常存在較大的厚度差，如在某些實際應用中RDL的可能設計為PI(光敏性聚酰亞胺)介質層的厚度大約為10μm，而Cu金屬層的厚度大約為1.0μm。

在現有技術中，對于具有較高的I/O芯片封裝結構而言，由于常常需要RDL具有多層金屬層，以在有限的外形形狀及封裝尺寸下，得到較多的供電軌道，因此常常需要形成具有堆疊結構的RDL。由于RDL介質層與金屬層之間存在較大的厚度差，在形成具有堆疊結構的RDL制程中，RDL介質層與金屬層之間厚度差也會進行疊加，從而增加了制備堆疊結構的RDL工藝的難度，且在最終形成的RDL產品中，會在RDL中形成較深的凹槽，如在形成具有3層堆疊結構的RDL時，RDL中大約會形成深度為27μm或更深的凹槽。這些較深的凹槽的存在會對后續制程造成極大的挑戰，如后續在RDL上制備介質層、光刻膠的涂布、曝光、顯影及V-IC(金屬焊接)工藝等。

因此，提供一種新型的重新布線層的制備方法及半導體結構，以提高重新布線層的平坦化，已成為本領域亟待解決的問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種重新布線層的制備方法及半導體結構，用于解決現有技術中，制備RDL工藝復雜、耗時長、成本高的問題，以及制備的RDL中具有較深的凹槽所帶來的上述一系列的制程問題。

為實現上述目的及其他相關目的，本發明提供一種重新布線層的制備方法，包括以下步驟：

提供基底，于所述基底的上表面形成金屬柱；

于所述基底的上表面形成介質層，所述介質層包覆所述金屬柱；

圖形化所述介質層，以在所述介質層中形成溝槽，所述溝槽的寬度小于所述金屬柱的寬度，通過所述溝槽顯露所述金屬柱的上表面；

形成金屬種子層，所述金屬種子層覆蓋所述介質層的上表面以及所述溝槽的底部及側壁；

形成掩膜層，并圖形化所述掩膜層，以在所述掩膜層中形成窗口，所述窗口顯露位于所述溝槽的底部及側壁的所述金屬種子層及自所述溝槽的側壁向外延伸的位于所述介質層上的所述金屬種子層；

基于所述窗口，形成金屬層，所述金屬層填滿所述溝槽并覆蓋位于所述介質層上的所述金屬種子層；