[發(fā)明專利]處理器C8000的仿真方法、系統(tǒng)及介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 201910075257.6
• 申請(qǐng)日: 2019-01-25
• 公開（公告）號(hào): CN109885466B
• 公開（公告）日: 2022-07-05
• 發(fā)明（設(shè)計(jì)）人: 咸峰;秦?zé)?/a>;呂延秀;丁玲
• 申請(qǐng)（專利權(quán)）人: 上海創(chuàng)景信息科技有限公司
• 主分類號(hào): G06F11/34
• 分類號(hào): G06F11/34;G06F11/30
• 代理公司: 上海段和段律師事務(wù)所 31334
• 代理人: 李佳俊;郭國(guó)中

本發(fā)明提供了一種處理器C8000的仿真方法、系統(tǒng)及介質(zhì)，包括：機(jī)制模擬步驟：模擬C8000處理器的運(yùn)行機(jī)制；寄存器和存儲(chǔ)器模擬步驟：模擬C8000處理器的寄存器和存儲(chǔ)器；片上設(shè)備模擬步驟：模擬C8000的片上設(shè)備。本發(fā)明提供芯片級(jí)的仿真策略，解決了單純的處理器模塊仿真基本無法完成固件的運(yùn)行模擬的問題。本發(fā)明還通過MMU的策略改進(jìn)，大大提升了處理器的仿真速度。

技術(shù)領(lǐng)域

本發(fā)明涉及，具體地，涉及處理器C8000的仿真方法、系統(tǒng)及介質(zhì)。尤其地， 涉及一種面向國(guó)產(chǎn)自主可控處理器C8000的仿真方法。

背景技術(shù)

當(dāng)前的處理器芯片仿真，更多的還是停留在處理器本身功能的仿真上，而本發(fā) 明的芯片技術(shù)可以完整的實(shí)現(xiàn)整個(gè)芯片的功能，可以將固件二進(jìn)制文件直接加載運(yùn) 行，為后續(xù)更高級(jí)別的仿真提供了充分的支持。

另外獨(dú)創(chuàng)的時(shí)間處理方式和MMU處理方式，大大的提高了仿真的效率，并且最 大的程度的避免了時(shí)間上的約束，專注與固件邏輯的驗(yàn)證。

專利文獻(xiàn)CN103207831B(申請(qǐng)?zhí)枺?01210009703.1)公開了一種處理器芯片仿 真器，包括仿真芯片，時(shí)鐘源，同步模塊和仿真模塊；仿真芯片內(nèi)包括時(shí)鐘處理模 塊和處理器核；時(shí)鐘處理模塊接收時(shí)鐘源產(chǎn)生的外部時(shí)鐘信號(hào)，對(duì)該外部時(shí)鐘信號(hào) 進(jìn)行分頻或倍頻，向處理器核和同步模塊輸出相同的經(jīng)分頻或倍頻處理后的工作時(shí) 鐘信號(hào)；處理器核基于工作時(shí)鐘信號(hào)產(chǎn)生各種內(nèi)部信號(hào)，并通過交互信號(hào)線組向仿 真模塊輸出供仿真模塊跟蹤以及與仿真模塊交互的信號(hào)；同步模塊對(duì)工作時(shí)鐘信號(hào) 進(jìn)行同步后產(chǎn)生仿真時(shí)鐘信號(hào)；仿真模塊基于該仿真時(shí)鐘信號(hào)對(duì)交互信號(hào)線組上的 仿真芯片內(nèi)部信號(hào)進(jìn)行跟蹤，向處理器核輸出交互和替換信號(hào)。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種處理器C8000的仿真方法、 系統(tǒng)及介質(zhì)。

根據(jù)本發(fā)明提供的一種處理器C8000的仿真方法，包括：

機(jī)制模擬步驟：模擬C8000處理器的運(yùn)行機(jī)制；

寄存器和存儲(chǔ)器模擬步驟：模擬C8000處理器的寄存器和存儲(chǔ)器；

片上設(shè)備模擬步驟：模擬C8000的片上設(shè)備。

優(yōu)選地，所述機(jī)制模擬步驟包括以下步驟中的任一項(xiàng)或任多項(xiàng)：

指令翻譯步驟：將編譯好的機(jī)器碼進(jìn)行動(dòng)態(tài)翻譯,翻譯成宿主機(jī)平臺(tái)的指令集；

時(shí)間控制步驟：每執(zhí)行一條C8000指令對(duì)應(yīng)的宿主機(jī)平臺(tái)的指令，時(shí)間計(jì)數(shù)加一，檢查事件緩沖區(qū)，判斷事件緩沖區(qū)中是否存在需要處理的事件：若存在，則打斷指 令的執(zhí)行流程，處理需要處理的事件，輸出時(shí)間計(jì)數(shù)；否則，則繼續(xù)執(zhí)行指令，輸 出時(shí)間計(jì)數(shù)；

內(nèi)存管理步驟：采用HASH算法實(shí)現(xiàn)其虛擬地址和實(shí)際地址的對(duì)應(yīng)；

運(yùn)行模擬步驟：對(duì)處理器進(jìn)行運(yùn)行控制的模擬，所述運(yùn)行控制的模擬包括：提取、解碼、執(zhí)行、寫回操作中的任一種或任多種。

優(yōu)選地，所述寄存器和存儲(chǔ)器模擬步驟包括：

寄存器模擬步驟：在宿主機(jī)上設(shè)置寄存器模擬空間，采用影子寄存器的方式實(shí)現(xiàn)寄 存器的讀取和寫入，判斷當(dāng)前寄存器的改變是否影響下一條執(zhí)行的執(zhí)行：若是，則將 寄存器模擬空間與影子寄存器同步；否則，則不對(duì)寄存器模擬空間與影子寄存器進(jìn)行 同步；

存儲(chǔ)器模擬步驟：對(duì)存儲(chǔ)器進(jìn)行模擬，判斷宿主機(jī)是32位還是64位：若是32位， 則宿主機(jī)訪問數(shù)據(jù)時(shí)，向后多訪問32位空間；若是64位，則宿主機(jī)訪問數(shù)據(jù)時(shí)，不向 后多訪問32位空間。

優(yōu)選地，所述片上設(shè)備模擬步驟包括：

功能仿真步驟：進(jìn)行基本功能模塊的仿真，所述基本功能模塊的仿真包括：中斷處理器、中斷定時(shí)器timer、中斷看門狗watchdog中的任一種或任多種；