[發明專利]半導體裝置

有效

• 申請號: 201910071885.7
• 申請日: 2019-01-25
• 公開（公告）號: CN110739959B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 洪基汶;金敬勛
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;郭放

1.一種半導體裝置，包括：

輸入選擇電路，其被配置為響應于控制信號來選擇第一輸入信號與第二輸入信號中的一個，并且被配置為將所選擇的輸入信號輸出為選擇信號，其中所述第一輸入信號的擺動電平與所述第二輸入信號的擺動電平彼此不同；以及

轉換電路，其被配置為響應于所述選擇信號來產生輸出信號，其中，所述輸出信號擺動到與所述第二輸入信號的電平實質相同的電平，

其中，所述輸入選擇電路包括：

第一輸入電路，其被配置為將所述第一輸入信號傳送到輸出電路；

第二輸入電路，其被配置為基于所述控制信號將所述第二輸入信號傳送到所述輸出電路；以及

所述輸出電路，其被配置為基于所述控制信號對從所述第一輸入電路和所述第二輸入電路接收的所述第一輸入信號和所述第二輸入信號執行反相操作和電阻反饋反相操作中的至少一個，并且將所述操作的結果輸出為所述選擇信號。

2.根據權利要求1所述的半導體裝置，其中，所述第一輸入信號擺動到電流模式邏輯電平，并且所述第二輸入信號擺動到CMOS電平，CMOS指互補金屬氧化物半導體。

3.根據權利要求1所述的半導體裝置，其中，所述第一輸入電路的輸出端子與所述第二輸入電路的輸出端子共同連接，以及

其中，基于所述控制信號，所述第二輸入電路將所述第二輸入信號傳送到所述輸出電路或實質上阻止所述第二輸入信號至所述輸出電路的傳送。

4.根據權利要求2所述的半導體裝置，其中，所述轉換電路包括：

多個串聯連接的反相器，它們被配置為接收所述選擇信號，

其中，所述多個串聯連接的反相器中的每一個反相器接收處于所述CMOS電平的電源電壓。

5.根據權利要求4所述的半導體裝置，其中，所述轉換電路還包括附加反相器，所述附加反相器以鎖存型配置連接到所述多個串聯連接的反相器之中的至少一個節點。

6.一種半導體裝置，包括：

包括電容器的第一輸入電路，其接收處于電流模式邏輯電平的第一輸入信號，并將所述第一輸入信號傳送到輸出電路；

第二輸入電路，其被配置為基于控制信號，將處于CMOS電平的第二輸入信號傳送到所述輸出電路，或者實質上阻止所述第二輸入信號至所述輸出電路的傳送，CMOS指互補金屬氧化物半導體；以及

所述輸出電路，其被配置為基于所述控制信號對所述第一輸入電路和所述第二輸入電路的輸出執行反相操作和電阻反饋反相操作中的至少一個，

其中，當所述第一輸入電路的輸出被傳送到所述輸出電路時，所述輸出電路基于所述控制信號對所述第一輸入電路的輸出執行所述電阻反饋反相操作，以及

其中，當所述第二輸入電路的輸出被傳送到所述輸出電路時，所述輸出電路基于所述控制信號對所述第二輸入電路的輸出執行所述反相操作。

7.根據權利要求6所述的半導體裝置，還包括：

轉換電路，其被配置為接收所述輸出電路的輸出并且產生處于所述CMOS電平的輸出信號。

8.根據權利要求6所述的半導體裝置，其中，所述輸出電路包括：

反相器，其被配置為共同接收所述第一輸入電路和所述第二輸入電路的輸出；以及

晶體管和電阻器，其被配置為基于所述控制信號將所述反相器的輸出反饋作為所述反相器的輸入。

9.根據權利要求8所述的半導體裝置，其中，所述輸出電路被配置為：當所述第一輸入電路的輸出被傳送到所述輸出電路時，將所述反相器的輸出經由所述晶體管和所述電阻器而反饋作為所述反相器的輸入。

10.根據權利要求9所述的半導體裝置，其中，當所述第二輸入電路的輸出被傳送到所述輸出電路時，所述第二輸入電路的輸出經由所述反相器反相并且由所述輸出電路來輸出。