[發(fā)明專利]一種FPGA配置電路CFG的測試系統(tǒng)和測試方法

有效

• 申請?zhí)枺?/td>: 201910071657.X
• 申請日: 2019-01-25
• 公開（公告）號: CN109709472B
• 公開（公告）日: 2020-12-22
• 發(fā)明（設(shè)計）人: 段愛霞;段美霞;黃永志;江勇;白娟;段艷玲;楊陽蕊
• 申請（專利權(quán)）人: 華北水利水電大學(xué)
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 鄭州聯(lián)科專利事務(wù)所(普通合伙) 41104
• 代理人: 劉建芳

本發(fā)明公開了一種FPGA配置電路CFG的測試系統(tǒng)和測試方法，測試系統(tǒng)包括中央處理模塊、交換機、程控數(shù)字電源、碼型發(fā)生器和CFG測試PCB，CFG測試PCB上設(shè)有FPGA測試夾具組、JTAG下載模塊、測試FPGA、配置芯片、參考時鐘接口和電源接口，待測FPGA芯片設(shè)置在FPGA測試夾具組內(nèi)，測試方法依次包括選定配置控制器、碼型發(fā)生器向測試FPGA和待測FPGA芯片提供時鐘信號、下載測試向量并輸出測試bits、待測FPGA芯片下載測試bits進(jìn)行測試、測試結(jié)果與測試信息進(jìn)行關(guān)聯(lián)并存儲；本發(fā)明實現(xiàn)對FPGA配置電路CFG性能的全方面、高性能測試，且集成度高，靈活性高，使用方便，通過減少人工測試的干預(yù)，減少手動切換和操作的時間，大幅度提高FPGA芯片配置電路CFG的測試效率。

技術(shù)領(lǐng)域

本發(fā)明涉及FPGA測試治具技術(shù)領(lǐng)域，尤其涉及一種FPGA配置電路CFG的測試系統(tǒng)和測試方法。

背景技術(shù)

FPGA配置電路CFG，實現(xiàn)了對FPGA內(nèi)部模塊電路的配置，使得FPGA內(nèi)部標(biāo)準(zhǔn)模塊可以按照用戶設(shè)計進(jìn)行工作，配置電路CFG一方面要完成從PC上把bit文件下載到FPGA或存儲器的任務(wù)，另一方面則要完成FPGA上電啟動時加載配置數(shù)據(jù)的任務(wù)，因此，F(xiàn)PGA的配置電路是FPGA芯片設(shè)計的關(guān)鍵所在。FPGA芯片中最先啟動的數(shù)字電路就是配置電路CFG，只有配置電路CFG正常的工作，才能保證FPGA芯片的正常運轉(zhuǎn)。

FPGA配置可工作于多種方式下，如JTAG配置、主并配置、從并配置、主串配置、從串配置等多種方式。當(dāng)FPGA工作在并行方式配置時候，其寬度可以設(shè)置，故配置電路CFG的測試必須全面覆蓋這些功能和性能。

為保證FPGA芯片的功能性，F(xiàn)PGA芯片流片回來后需對其進(jìn)行性能和功能的全覆蓋測試。芯片的測試是FPGA芯片設(shè)計、生產(chǎn)中相當(dāng)重要的環(huán)節(jié)，目前，芯片的測試往往有多種方案，例如搭建電路板使用各種測試儀器進(jìn)行測試，使用專業(yè)的自動測試儀ATE 進(jìn)行測試，或者利用第三方FPGA 與待測試FPGA 芯片連接，灌注測試向量進(jìn)行測試，或者在各種不同的應(yīng)用環(huán)境中進(jìn)行應(yīng)用測試等各種不同的手段。

通常批量FPGA片內(nèi)電路測試都采用ATE方式進(jìn)行測試，如：CFG、CLB、BRAM、DSP、IO等模塊電路，這也是目前業(yè)界量產(chǎn)測試所采用的一種常規(guī)測試方法，但這種測試通常所需測試機臺費用昂貴，而且上述測試也多是功能性測試，這種測試方式適用于成熟量產(chǎn)的FPGA芯片測試。在FPGA的MPW階段、初樣設(shè)計調(diào)試跟蹤階段則、后期樣片性能抽測階段使用這種方式則存在調(diào)試和設(shè)計上的不方便，不方便使用各種專用測試儀器對CFG模塊電路的性能進(jìn)行跟蹤測試。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種FPGA配置電路CFG的測試系統(tǒng)和測試方法，能夠?qū)崿F(xiàn)對FPGA配置電路CFG性能的全方面、高性能測試，且集成度高，靈活性高，使用方便，通過減少人工測試的干預(yù)，減少手動切換和操作的時間，大幅度提高FPGA芯片配置電路CFG的測試效率。

本發(fā)明采用的技術(shù)方案為：

一種FPGA配置電路CFG的測試系統(tǒng)，包括中央處理模塊、交換機、程控數(shù)字電源、碼型發(fā)生器和CFG測試PCB，中央處理模塊第一通訊端連接交換機第一通訊端，交換機第二通訊端連接CFG測試PCB，交換機第三通訊端連接碼型發(fā)生器，碼型發(fā)生器輸出端連接CFG測試PCB，交換機第四通訊端連接數(shù)字程控電源，數(shù)字程控電源為CFG測試PCB供電,中央處理模塊第二通訊端連接CFG測試PCB；

所述CFG測試PCB上設(shè)有FPGA測試夾具組、JTAG下載模塊、測試FPGA、配置芯片、參考時鐘接口和電源接口，待測FPGA芯片設(shè)置在FPGA測試夾具組內(nèi)；測試FPGA下載輸入端通過JTAG下載模塊連接中央處理模塊輸出端，測試PCB測試結(jié)果輸出端連接中央處理模塊輸入端，測試FPGA第一通訊端連接FPGA測試夾具組內(nèi)的待測FPGA芯片，測試FPGA第二通訊端連接配置芯片；所述碼型發(fā)生器分別向測試FPGA和待測FPGA芯片發(fā)送參考時鐘信號，所述數(shù)字程控電源分別向測試FPGA和待測FPGA芯片供電。