[發明專利]非易失性存儲器設備的低待機功率與快速開啟

有效

• 申請號: 201910069760.0
• 申請日: 2016-08-19
• 公開（公告）號: CN110047532B
• 公開（公告）日: 2023-01-20
• 發明（設計）人: 克里斯堤涅·松特;維賈伊·拉加萬;I·C·格萊汀娜里;加里·彼得·莫斯卡魯克;羅杰·J·貝特曼;維尼特·阿格拉瓦;塞繆爾·萊什納
• 申請（專利權）人: 經度快閃存儲解決方案有限責任公司
• 主分類號: G11C11/34
• 分類號: G11C11/34
• 代理公司: 北京泛華偉業知識產權代理有限公司 11280
• 代理人: 王勇

本申請涉及用于驅動非易失性存儲器系統的方法。待機檢測電路檢測非易失性存儲器系統是否處于待機狀態。響應于確定非易失性存儲器系統處于待機狀態，偏置控制電路減小提供給處于待機模式的非易失性存儲器系統的驅動器的偏置電流。在已經減小偏置電流之后在待機模式下操作所述非易失性存儲器系統，其中，維持指示所述待機模式的輸出信號直到檢測到讀指令。

本申請是申請日為2016年8月19日，申請號為201680035643.7，發明名稱為“非易失性存儲器設備的低待機功率與快速開啟”的申請的分案申請。

相關申請

本申請是于2015年12月11日提交的第14/966,990號美國專利申請的國際申請，其要求于2015年8月31日提交的第62/212,296號美國臨時申請的權益，這兩個申請通過引用以其整體并入本文。

背景

非易失性存儲器設備被用在當電力不可用時要求保存信息的電子組件中。非易失性存儲器設備可以包括只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦除可編程只讀存儲器(EPROM)和電可擦除可編程只讀存儲器(EEPROM)設備。一些存儲器陣列利用可包括電荷俘獲層的晶體管和柵極結構。電荷俘獲層可以被編程為基于施加于存儲器陣列或被存儲器陣列接收的電壓來儲存數據。

發明內容

本公開提供了以下內容：

1)一種裝置，包括：

非易失性存儲器系統，其包括多個驅動器；以及

待機控制電路，其耦合到所述非易失性存儲器系統，所述待機控制電路包括：

待機檢測電路，其用于檢測待機狀態；

喚醒檢測電路，其用于檢測喚醒狀態；以及

偏置控制電路，其耦合到所述多個驅動器、所述待機檢測電路以及所述喚醒檢測電路，所述偏置控制電路用于根據所述待機狀態、所述喚醒狀態或兩者來控制向所述多個驅動器提供的偏置電流。

2)根據1)所述的裝置，其中，所述偏置控制電路包括：

第一電流鏡，其耦合到所述待機檢測電路；以及

第二電流鏡，其耦合到所述待機檢測電路，

其中所述第二電流鏡響應于從所述待機檢測電路接收到指示所述非易失性存儲器系統處于激活模式的輸出而操作。

3)根據1)所述的裝置，其中，所述待機控制電路還包括：

頻率振蕩器，其耦合到所述偏置控制電路的輸出端；以及

倍壓器，其耦合到所述頻率振蕩器，所述倍壓器用于響應于來自所述頻率振蕩器的增加的頻率而增加到所述非易失性存儲器系統的電流。

4)根據1)所述的裝置，其中，所述待機控制電路還包括：

第一分布式模擬驅動器，其耦合到所述非易失性存儲器系統的第一扇區；以及

第二分布式模擬驅動器，其耦合到所述非易失性存儲器系統的第二扇區，

其中所述第一分布式模擬驅動器和所述第二分布式模擬驅動器耦合到所述偏置控制電路。

5)根據1)所述的裝置，其中，如果在所述非易失性存儲器系統的至少三個時鐘周期內不存在讀請求，則所述待機檢測電路提供所述設備處于待機模式的指示。

6)根據1)所述的裝置，其中，所述非易失性存儲器系統包括電荷俘獲存儲器設備。

7)根據1)所述的裝置，其中，所述非易失性存儲器系統包括硅-氧化物-氮化物-氧化物-硅(SONOS)存儲器設備。

8)一種方法，包括：