[發明專利]一種NOR閃存的讀取電路

有效

• 申請號: 201910059450.0
• 申請日: 2019-01-22
• 公開（公告）號: CN111462802B
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 湯小虎
• 申請（專利權）人: 上海漢容微電子有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

1.一種NOR閃存的讀取電路，其特征在于，包括參考電壓生成模塊和比較輸出模塊；

所述參考電壓生成模塊包括第一電流源、與所述第一電流源串聯的第一電流轉電壓電路、與所述第一電流轉電壓電路的輸出端連接的緩沖電路，所述緩沖電路的輸出端作為所述參考電壓生成模塊的輸出端，用于進行電路緩沖并根據所述第一電流轉電壓電路的輸出電壓生成參考電壓；

所述比較輸出模塊分別與NOR存儲陣列和所述參考電壓生成模塊的輸出端連接，用于獲取所述NOR存儲陣列的存儲狀態電壓信號，并將所述存儲狀態電壓信號與所述參考電壓的比較結果信號作為讀取結果信號進行輸出；

所述第一電流轉電壓電路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、預充電NMOS管、第一電阻和第二電阻；

所述第一PMOS管的柵極與所述第二PMOS管的柵極連接，作為所述第一電流轉電壓電路的使能端；所述第一PMOS管的源極、所述第二PMOS管的源極均與第一電源連接，所述第一PMOS管的漏極與所述第一電阻的第一端連接；所述第二PMOS管的漏極與所述第二電阻的第一端連接；所述第一電阻的第二端與所述第一NMOS管的漏極連接，并作為所述第一電流轉電壓電路的輸出端；所述第二電阻的第二端、所述第二NMOS管的柵極和漏極均與所述第一NMOS管的柵極連接；所述第二NMOS管的源極、所述預充電NMOS管的源極均與所述第三NMOS管的漏極和柵極連接，所述第三NMOS管的源極接地；所述預充電NMOS管的柵極作為所述第一電流轉電壓電路的預充電控制端，所述預充電NMOS管的漏極與所述第一NMOS管的源極連接，并作為所述第一電流轉電壓電路的輸入端。

2.根據權利要求1所述的NOR閃存的讀取電路，其特征在于，所述NOR存儲陣列為W×K陣列，所述比較輸出模塊包括K個比較輸出單元；W為所述NOR存儲陣列的字線總數，K為所述NOR存儲陣列的位線總數；

所述比較輸出單元包括比較器和第二電流轉電壓電路；所述比較器的正相輸入端與所述參考電壓生成模塊的輸出端連接，所述比較器的反相輸入端與所述第二電流轉電壓電路的輸出端連接，所述比較器的輸出端作為所述比較輸出模塊的一個輸出端；所述第二電流轉電壓電路的輸入端作為所述比較輸出模塊的一個輸入端，用于與所述NOR存儲陣列的一個輸出端連接。

3.根據權利要求1所述的NOR閃存的讀取電路，其特征在于，所述緩沖電路具體為單級放大器電路或者多級放大器電路。

4.根據權利要求3所述的NOR閃存的讀取電路，其特征在于，所述緩沖電路包括第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管和第二電流源；

所述第三PMOS管的源極、所述第四PMOS管的源極均與第一電源連接；所述第三PMOS管的柵極和漏極、所述第四PMOS管的柵極均與所述第四NMOS管的漏極連接；所述第五NMOS管的漏極和柵極均與所述第四PMOS管的漏極連接，并作為所述緩沖電路的輸出端；所述第四NMOS管的柵極作為所述緩沖電路的輸入端，所述第四NMOS管的源極、所述第五NMOS管的源極均與所述第二電流源的輸入端連接，所述第二電流源的輸出端接地。

5.根據權利要求2所述的NOR閃存的讀取電路，其特征在于，所述比較器包括預放大電路和兩級比較器電路；所述預放大電路用于對所述參考電壓和所述存儲狀態電壓信號進行放大，所述兩級比較器電路的輸入端與所述預放大電路的輸出端連接，用于生成并輸出所述比較結果信號。