[發明專利]像素電路

有效

• 申請號: 201910059340.4
• 申請日: 2019-01-22
• 公開（公告）號: CN110875004B
• 公開（公告）日: 2023-02-28
• 發明（設計）人: 歐翰碩;張宇軒;金起弘
• 申請（專利權）人: 恒景科技股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 徐協成

本發明提供一種像素電路，其包含一前端電路、一信號存儲電路以及一輸出電路。該信號存儲電路耦接至該前端電路，且該輸出電路耦接至該信號存儲電路。該前端電路用來產生像素信號。該信號存儲電路用來存儲該前端電路所產生的該光電二極管信號以及該參考信號，其中當該像素電路被選擇進行讀出運作時，存儲在該信號存儲電路的該光電二極管信號以及該參考信號依據施加在該信號存儲電路的控制電壓的電壓增量，從原始電壓電平被抬升至高于這些原始電壓電平的其它電壓電平，而該輸出電路分別依據這些其它電壓電平在一輸出端子上產生輸出信號。

技術領域

本發明涉及電子電路，尤其涉及一種像素電路。

背景技術

在相關技術中，像素電路的架構諸如全域式快門像素電路的架構，會利用一或多個源極跟隨器(source follower)電路來對像素電路進行緩沖。然而，可用的輸出電壓范圍卻可能因為一源極跟隨器中的一輸入晶體管的一柵極端子與一源極端子之間的電壓差而減少。因此，需要一種新穎的架構，以補償上述的可用的輸出電壓范圍。

發明內容

本發明的一目的在于提供一種像素電路，以在沒有副作用或較不會產生副作用的情況下解決相關技術的問題。

本發明至少一實施例提供一種像素電路，其中該像素電路可包含一前端電路、一信號存儲電路以及一輸出電路。該信號存儲電路耦接至該前端電路，且該輸出電路耦接至該信號存儲電路。該前端電路用來產生像素信號，其中這些像素信號包含一光電二極管信號以及一參考信號。該信號存儲電路用來存儲該前端電路所產生的該光電二極管信號以及該參考信號，其中當該像素電路被選擇進行一讀出運作時，存儲在該信號存儲電路的該光電二極管信號以及該參考信號依據施加在該信號存儲電路的一控制電壓的一電壓增量，從原始電壓電平被抬升至高于這些原始電壓電平的其它電壓電平。另外，當該像素電路被選擇進行該讀出運作時，該輸出電路分別依據這些其它電壓電平在一輸出端子上產生輸出信號。

本發明至少一實施例提供一種像素電路，其中該像素電路包含一前端電路、一信號存儲電路以及一輸出電路，且該前端電路、該信號存儲電路以及該輸出電路均耦接至一共同浮動擴散節點。該前端電路用來產生像素信號，其中這些像素信號包含一光電二極管信號以及一參考信號。該信號存儲電路用來存儲該前端電路所產生的該光電二極管信號以及該參考信號，其中當該像素電路被選擇進行一讀出運作時，存儲在該信號存儲電路的該光電二極管信號以及該參考信號依據施加在該信號存儲電路的一控制電壓的一電壓增量，從原始電壓電平被抬升至高于這些原始電壓電平的其它電壓電平。另外，當該像素電路被選擇進行該讀出運作時，該輸出電路分別依據該共同浮動擴散節點的電壓電平在一輸出端子上產生輸出信號。

本發明的像素電路能在該像素電路被讀出時，將存儲在該信號存儲電路中的這些像素信號的電壓電平抬升，因此，源極跟隨器所導致的被減少的輸出電壓范圍能得以補償。

附圖說明

圖1為依據本發明一實施例的一像素電路的示意圖。

圖2為依據本發明一實施例的圖1所示的控制信號以及控制電壓的時序圖。

圖3為依據本發明一實施例的一像素電路的示意圖。

圖4為依據本發明一實施例的一像素電路的示意圖。

圖5為依據本發明一實施例的圖3與圖4的任何一個(或每一個)所示的控制信號以及控制電壓的時序圖。

圖6為依據本發明一實施例的一共用像素電路的示意圖。

圖7為依據本發明一實施例的一共用像素電路的示意圖。

【符號說明】

10、30、40 像素電路

60、70 共用像素電路

120、320、420 前端電路

140、340 信號存儲電路