[發(fā)明專利]一種多通道數(shù)模轉(zhuǎn)換器

有效

• 申請?zhí)枺?/td>: 201910055390.5
• 申請日: 2019-01-21
• 公開（公告）號: CN109921797B
• 公開（公告）日: 2020-11-06
• 發(fā)明（設(shè)計）人: 劉馬良;朱海鵬;朱樟明;楊銀堂
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 西安嘉思特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230
• 代理人: 張捷

本發(fā)明屬于電子技術(shù)領(lǐng)域，具體涉及一種多通道數(shù)模轉(zhuǎn)換器，包括m個DAC轉(zhuǎn)換單元，所述DAC轉(zhuǎn)換單元包括：信號輸入端，用于輸入第N個輸入信號，N∈[1,m]；時鐘輸入端，用于輸入第N個時鐘信號；邏輯運(yùn)算模塊，用于根據(jù)所述輸入信號和時鐘信號得到第一邏輯信號，還用于根據(jù)所述輸入信號和時鐘信號得到第二邏輯信號；開關(guān)模塊，用于根據(jù)所述第一邏輯信號和電流源得到第一輸出信號，并根據(jù)第二邏輯信號和電流源得到第二輸出信號；第一信號輸出端，用于輸出所述第一輸出信號；第二信號輸出端，用于輸出所述第二輸出信號。本發(fā)明具有結(jié)構(gòu)簡單、可同時處理大量數(shù)據(jù)的優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明屬于電子技術(shù)領(lǐng)域，具體涉及一種多通道數(shù)模轉(zhuǎn)換器。

背景技術(shù)

近年來，隨著軟件無線電、認(rèn)知無線電等技術(shù)的不斷發(fā)展，產(chǎn)業(yè)界與學(xué)術(shù)界對任意合成波形的要求越來越高。不僅要求高采樣率，還需要能提供多路輸出。針對這些需求，基于多DAC并行結(jié)構(gòu)的信號源開始被廣泛使用，該信號源采用多DAC并行的結(jié)構(gòu)，最終實(shí)現(xiàn)多路高頻信號的輸出。然而，DAC數(shù)量的增加導(dǎo)致多DAC并行結(jié)構(gòu)的同步也變得更加復(fù)雜。因此，找到一種在現(xiàn)有器件條件下實(shí)現(xiàn)多DAC并行結(jié)構(gòu)的同步方法成為了當(dāng)務(wù)之急。

數(shù)/模轉(zhuǎn)換器(DAC)一般作為重要的接口電路廣泛應(yīng)用在音頻和圖像信號處理、通信系統(tǒng)與工業(yè)控制等眾多領(lǐng)域。隨著通訊技術(shù)和微電子技術(shù)的飛速發(fā)展，為提高數(shù)據(jù)傳輸質(zhì)量和改善系統(tǒng)性能，設(shè)計高速、高精度、低功耗的DAC具有重大的現(xiàn)實(shí)需求和研究價值。

傳統(tǒng)DAC結(jié)構(gòu)通常采用多路復(fù)用模塊MUX實(shí)現(xiàn)多路輸入(MUX-DAC)，或通過多通道數(shù)據(jù)內(nèi)插技術(shù)將多路差分信號進(jìn)行內(nèi)插提升速率以實(shí)現(xiàn)高速應(yīng)用。上述現(xiàn)有技術(shù)中結(jié)構(gòu)復(fù)雜、調(diào)試難度高、成本高，在形成多時鐘時誤差較大。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種多通道數(shù)模轉(zhuǎn)換器。本發(fā)明要解決的技術(shù)問題通過以下技術(shù)方案實(shí)現(xiàn)：

本發(fā)明實(shí)施例提供了一種多通道數(shù)模轉(zhuǎn)換器，包括m個DAC轉(zhuǎn)換單元，所述DAC轉(zhuǎn)換單元包括：

所述DAC轉(zhuǎn)換單元包括：信號輸入端、時鐘輸入端、邏輯運(yùn)算模塊、開關(guān)模塊、第一信號輸出端和第二信號輸出端，所述信號輸入端和時鐘輸入端分別與邏輯運(yùn)算模塊連接的輸入端連接，邏輯運(yùn)算模塊的輸出端與開關(guān)模塊的輸入端連接，開關(guān)模塊電路的輸出端與第一信號輸出端和第二信號輸出端連接；

信號輸入端，用于輸入第N個輸入信號，N∈[1,m]；

時鐘輸入端，用于輸入第N個時鐘信號；

邏輯運(yùn)算模塊，用于根據(jù)所述輸入信號和時鐘信號得到第一邏輯信號，還用于根據(jù)所述輸入信號和時鐘信號得到第二邏輯信號；

開關(guān)模塊，用于根據(jù)所述第一邏輯信號和電流源得到第一輸出信號，并根據(jù)第二邏輯信號分別和電流源得到第二輸出信號；

第一信號輸出端，用于輸出所述第一輸出信號；

第二信號輸出端，用于輸出所述第二輸出信號。

在本發(fā)明的一個實(shí)施例中，所述邏輯運(yùn)算模塊包括：

第一邏輯轉(zhuǎn)換單元，用于根據(jù)所述輸入信號和所述時鐘信號得到第一邏輯信號；

第二邏輯轉(zhuǎn)換單元，用于根據(jù)所述輸入信號和所述時鐘信號得到第二邏輯信號。

在本發(fā)明的一個實(shí)施例中，所述第一邏輯轉(zhuǎn)換單元包括：第一與非門，所述第一與非門的第一輸入端與所述信號輸入端連接，所述第一與非門的第二輸入端與所述時鐘輸入端連接，第一與非門的輸出端用于輸出所述第一邏輯信號。