[發(fā)明專(zhuān)利]一種DAC反饋電流補(bǔ)償電路及Sigma Delta調(diào)制器

有效

• 申請(qǐng)?zhí)枺?/td>: 201910049490.7
• 申請(qǐng)日: 2019-01-18
• 公開(kāi)（公告）號(hào): CN109921793B
• 公開(kāi)（公告）日: 2020-09-01
• 發(fā)明（設(shè)計(jì)）人: 朱樟明;常科;劉術(shù)彬;丁瑞雪;劉簾曦;楊銀堂
• 申請(qǐng)（專(zhuān)利權(quán)）人: 西安電子科技大學(xué)
• 主分類(lèi)號(hào): H03M1/10
• 分類(lèi)號(hào): H03M1/10;H03M3/00;H03M1/66
• 代理公司: 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230
• 代理人: 張捷

本發(fā)明涉及一種DAC反饋電流補(bǔ)償電路及Sigma Delta調(diào)制器，該DAC反饋電流補(bǔ)償電路包括電阻監(jiān)測(cè)電路，用于監(jiān)測(cè)輸入電阻受預(yù)設(shè)條件影響而發(fā)生的阻值變化，得到阻值變化信號(hào)；電流源跟隨電路，用于將阻值變化信號(hào)轉(zhuǎn)化為電流源自偏置電壓的變化，得到電流源自偏置電壓變化信號(hào)；電流漏跟隨電路，用于將電流源自偏置電壓變化信號(hào)轉(zhuǎn)化為電流漏自偏置電壓變化信號(hào)；補(bǔ)償電流產(chǎn)生電路，用于根據(jù)電流源自偏置電壓變化信號(hào)和電流漏自偏置電壓變化信號(hào)產(chǎn)生補(bǔ)償電流。本發(fā)明提供了一種DAC反饋電流補(bǔ)償電路，該電路通過(guò)監(jiān)測(cè)Sigma Delta調(diào)制器輸入電阻隨PVT的變化而自動(dòng)調(diào)整DAC反饋電流的大小，補(bǔ)償了由于輸入電阻減小而增加的輸入全擺幅電流。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體涉及一種DAC反饋電流補(bǔ)償電路及SigmaDelta調(diào)制器。

背景技術(shù)

連續(xù)時(shí)間Sigma Delta調(diào)制器在傳統(tǒng)離散結(jié)構(gòu)基礎(chǔ)上，采用連續(xù)時(shí)間積分器及多位量化反饋技術(shù)，已能夠代替?zhèn)鹘y(tǒng)的流水線結(jié)構(gòu)，應(yīng)用于高速、高精度領(lǐng)域，同時(shí)由于其電路實(shí)現(xiàn)的特殊性，使得在同等性能指標(biāo)下，可以獲得極低的功耗。

在連續(xù)時(shí)間Sigma Delta調(diào)制器的設(shè)計(jì)中，通常采用電阻電容的方式來(lái)實(shí)現(xiàn)環(huán)路濾波函數(shù)中的系數(shù)。由于Sigma Delta調(diào)制器整體是一個(gè)負(fù)反饋的系統(tǒng)，對(duì)于多比特連續(xù)時(shí)間Sigma Delta，通常采用設(shè)計(jì)好電流值的電流舵來(lái)實(shí)現(xiàn)數(shù)學(xué)拓?fù)浣Y(jié)構(gòu)中的負(fù)反饋系數(shù)。對(duì)于確定輸入電壓擺幅而言，若輸入電阻(第一級(jí)積分器的電阻)的阻值確定了，則輸入全擺幅電流值也是確定的；為了形成負(fù)反饋，相應(yīng)的第一級(jí)DAC(Digital to analogconverter，數(shù)字模擬轉(zhuǎn)換器)電流舵電流也隨之確定了。

然而，實(shí)際中由于受PVT(工藝、電壓、溫度)的影響，如果輸入電阻變小，則會(huì)導(dǎo)致輸入全擺幅電流增大，一旦輸入全擺幅電流接近甚至超過(guò)DAC反饋電流值，則會(huì)導(dǎo)致調(diào)制器過(guò)載甚至不穩(wěn)定，調(diào)制器的環(huán)路濾波函數(shù)發(fā)生急劇惡化，調(diào)制器性能急劇下降。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題，本發(fā)明提供了一種DAC反饋電流補(bǔ)償電路及Sigma Delta調(diào)制器。

本發(fā)明的一個(gè)實(shí)施例提供了一種DAC反饋電流補(bǔ)償電路，包括：

電阻監(jiān)測(cè)電路，用于監(jiān)測(cè)輸入電阻受預(yù)設(shè)條件影響而發(fā)生的阻值變化，得到阻值變化信號(hào)；

電流源跟隨電路，連接所述電阻監(jiān)測(cè)電路，用于將所述阻值變化信號(hào)轉(zhuǎn)化為電流源自偏置電壓的變化，得到電流源自偏置電壓變化信號(hào)；

電流漏跟隨電路，連接所述電流源跟隨電路，用于將所述電流源自偏置電壓變化信號(hào)轉(zhuǎn)化為電流漏自偏置電壓變化信號(hào)；

補(bǔ)償電流產(chǎn)生電路，連接所述電流漏跟隨電路，用于根據(jù)所述電流源自偏置電壓變化信號(hào)和電流漏自偏置電壓變化信號(hào)產(chǎn)生補(bǔ)償電流。

在本發(fā)明的一個(gè)實(shí)施例中，所述電阻監(jiān)測(cè)電路包括第一開(kāi)關(guān)管、第二開(kāi)關(guān)管、第三開(kāi)關(guān)管、第四開(kāi)關(guān)管、第五開(kāi)關(guān)管、第六開(kāi)關(guān)管和電阻，其中，

所述第一開(kāi)關(guān)管、所述第二開(kāi)關(guān)管和所述第三開(kāi)關(guān)管依次串接于電源端和接地端之間，所述第四開(kāi)關(guān)管、所述第五開(kāi)關(guān)管、所述第六開(kāi)關(guān)管和所述電阻依次串接于電源端和接地端之間，所述第一開(kāi)關(guān)管的控制端分別連接于所述第四開(kāi)關(guān)管的控制端、所述第二開(kāi)關(guān)管和所述第三開(kāi)關(guān)管連接形成的節(jié)點(diǎn)處、所述第六開(kāi)關(guān)管的控制端，所述第二開(kāi)關(guān)管的控制端連接于第一偏置電壓，所述第三開(kāi)關(guān)管的控制端連接于所述第六開(kāi)關(guān)管和所述電阻連接形成的節(jié)點(diǎn)處，所述第五開(kāi)關(guān)管的控制端連接于所述第一偏置電壓。

在本發(fā)明的一個(gè)實(shí)施例中，所述第一開(kāi)關(guān)管、所述第二開(kāi)關(guān)管、所述第四開(kāi)關(guān)管和所述第五開(kāi)關(guān)管為PMOS晶體管且其控制端為PMOS晶體管的柵極，所述第三開(kāi)關(guān)管和所述第六開(kāi)關(guān)管為NMOS晶體管且其控制端為NMOS晶體管的柵極。