[發明專利]一種低待機功耗電路

在審

• 申請號: 201910048087.2
• 申請日: 2019-01-18
• 公開（公告）號: CN111459055A
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 周靈兵;林壯;宋晉峰;范伶俐
• 申請（專利權）人: 樂金電子研發中心（上海）有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 孫乳筍;王濤

1.一種低待機功耗電路，其特征在于，所述的電路包括：PMOS管Q1、電阻R0、電阻R1、電容C1、三極管Q2、三極管Q、二極管D1、三極管Q4以及穩壓管Z1；其中，

所述電阻R1與穩壓管Z1的負極相連接組成串聯支路，所述串聯支路與電容C1并聯成并聯支路，所述三極管Q2的基極、三極管Q3的集電極均連接到穩壓管Z1的負極，三極管Q2的集電極、三極管Q3的基極和發射極連接到三極管Q4的基極，PMOS管Q1的柵極與三極管Q4的集電極相連接，PMOS管Q1的漏極連接數字芯片，二極管D1的負極連接三極管Q4的基極，二極管D1的正極連接數字芯片的控制引腳；

外部輸入電壓通過電阻R0與并聯支路的一端相連接，外部輸入電壓通過電阻R0與三極管Q2的發射極以及PMOS管Q1的源極相連接，通過穩壓管Z1為電容C1充電并通過PMOS管Q1的漏極輸出電壓給數字芯片供電。

2.如權利要求1所述的低待機功耗電路，其特征在于，所述的電路還包括：電阻R2；三極管Q4的集電極通過電阻R2與PMOS管Q1的源極相連接。

3.如權利要求1所述的低待機功耗電路，其特征在于，所述的電路還包括：電阻R3，二極管D1通過電阻R3連接到三極管Q4的基極，三極管Q3的發射極通過電阻R3連接到三極管Q4的基極。

4.如權利要求3所述的低待機功耗電路，其特征在于，所述的電路還包括：電阻R4，三極管Q2的集電極、三極管Q3的基極均連接到電阻R4的一端，電阻R4的一端另通過電阻R3連接到三極管Q4的基極。

5.如權利要求1所述的低待機功耗電路，其特征在于，所述的電路還包括：三極管Q5，所述的三極管Q5的集電極與三極管Q2的集電極、三極管Q3的基極相連接，三極管Q5的基極連接到數字芯片的控制引腳，三極管Q5的發射極接地。

6.如權利要求1所述的低待機功耗電路，其特征在于，所述的三極管Q4的發射極接地，所述并聯支路的另一端接地。

7.如權利要求5所述的低待機功耗電路，其特征在于，所述的電路還包括：電阻R37，三極管Q4的發射極通過電阻R37連接到三極管Q4的基極。

8.如權利要求1所述的低待機功耗電路，其特征在于，所述的電阻R0的阻值至少為300kΩ。

9.如權利要求5所述的低待機功耗電路，其特征在于，所述的電路還包括：電阻R31，電阻R36，電阻R38，電阻R32以及電阻R27；其中，

三極管Q3的集電極通過電阻R31連接到穩壓管Z1的負極；

三極管Q2的集電極與電阻R32的一端相連接，電阻R32的另一端與三極管Q5的集電極相連接，電阻R32的另一端還通過電阻R36連接到三極管Q3；

三極管Q5的基極通過電阻R38連接到數字芯片的控制引腳；

PMOS管Q1的漏極通過電阻R27連接數字芯片。