[發(fā)明專利]一種IO驅動電路

有效

• 申請?zhí)枺?/td>: 201910043437.6
• 申請日: 2019-01-17
• 公開（公告）號: CN109525240B
• 公開（公告）日: 2023-02-03
• 發(fā)明（設計）人: 何龍;黃嵩人;董剛;張仁梓
• 申請（專利權）人: 湖南進芯電子科技有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 長沙軒榮專利代理有限公司 43235
• 代理人: 黃藝平

本發(fā)明公開了一種IO驅動電路，所述IO驅動電路包括左端口驅動電路、右端口驅動電路、第一開關、第二開關；所述第一開關的一端連接所述左端口驅動電路，另一端連接所述右端口驅動電路，所述第二開關的一端連接所述左端口驅動電路，另一端連接所述右端口驅動電路。本發(fā)明提出的IO驅動電路，通過復用兩個通用數(shù)字驅動單元部分驅動管的方式，實現(xiàn)了差分高速低壓差驅動電路；將原差分端口驅動電流均分至兩個通用數(shù)字驅動單元中，通過開關控制兩路電流并聯(lián)輸出還是分離輸出，使兩個端口通過模式選擇可工作在單端口與差分端口兩種模式。

技術領域

本發(fā)明涉及集成電路設計領域，具體來說，涉及一種IO驅動電路。

背景技術

集成電路(芯片)外圍引腳通常需要驅動較大的負載，容性負載從幾皮法至幾十皮法，驅動TTL邏輯還需要驅動阻性負載。由于要驅動較大的負載，需要設計一組級聯(lián)的大尺寸驅動器。

常用的CMOS邏輯驅動電路如圖1所示，PDRIVER0與NDRIVER0信號通過預驅動Bufffer驅動較大尺寸的PM0驅動管與NM0驅動管，PM0與NM0提供較大的驅動電流驅動OUT端所接較大負載。以通用CMOS邏輯為例，信號電壓輸出范圍0.4V～2.4V，工作頻率在100MHz以內，僅適用于低速短距離傳輸。

集成電路通常需要同時具備通用數(shù)字CMOS邏輯信號驅動能力與高速長距離驅動能力，需要另外設計高速驅動端口，增加了芯片所需引腳數(shù)量及芯片面積。通用的數(shù)字邏輯驅動電路，如CMOS/TTL邏輯，為單端電壓驅動邏輯，信號輸出擺幅較大，不利于高速信號的長距離傳輸。通用數(shù)字邏輯驅動端口在集成電路中普遍存在，提高通用數(shù)字邏輯驅動端口的傳輸速度與傳輸距離，可省去芯片需額外配置的高速輸出端口，有效減少芯片的封裝引腳數(shù)量，降低封裝大小與成本。

發(fā)明內容

針對相關技術中的上述技術問題，本發(fā)明提出了一種提高通用數(shù)字邏輯驅動電路傳輸速度與傳輸距離的IO驅動電路，通過復用兩個通用數(shù)字驅動單元部分驅動管的方式，實現(xiàn)了差分高速低壓差驅動電路，節(jié)省了此種復用端口所需的面積；將原差分端口驅動電流均分至兩個通用數(shù)字驅動單元中，通過開關控制兩路電流并聯(lián)輸出還是分離輸出，在實現(xiàn)了高速低壓差驅動電路驅動電流的同時，也為兩端口單端口輸出模式提供了足夠的隔離特性，使兩個端口通過模式選擇可工作在單端口與差分端口兩種模式。

為實現(xiàn)上述技術目的，本發(fā)明的技術方案是這樣實現(xiàn)的：

一種IO驅動電路，其特征在于，所述IO驅動電路包括左端口驅動電路、右端口驅動電路、第一開關、第二開關；所述第一開關的一端連接所述左端口驅動電路，另一端連接所述右端口驅動電路，所述第二開關的一端連接所述左端口驅動電路，另一端連接所述右端口驅動電路。

所述左端口驅動電路包括第一邏輯控制器、第二邏輯控制器、第一通用數(shù)字邏輯驅動器、第二通用數(shù)字邏輯驅動器、第一高速低壓差驅動器、第二高速低壓差驅動器、第一驅動電流發(fā)生部、第二驅動電流發(fā)生部；所述第一邏輯控制器的輸入端輸入第一信號，所述第一邏輯控制器的第一輸出端與所述第一通用數(shù)字邏輯驅動器的控制端連接，所述第一邏輯控制器的第二輸出端與所述第一高速低壓差驅動器的控制端連接，所述第二邏輯控制器的輸入端輸入第二信號，所述第二邏輯控制器的第一輸出端與所述第二通用數(shù)字邏輯驅動器的控制端連接，所述第二邏輯控制器的第二輸出端與所述第二高速低壓差驅動器的控制端連接；所述第一通用數(shù)字邏輯驅動器的一端作為所述IO驅動電路的左端口，所述第一通用數(shù)字邏輯驅動器的另一端與所述第二通用數(shù)字邏輯驅動器的一端連接，所述第二通用數(shù)字邏輯驅動器的另一端接數(shù)字地；所述第一驅動電流發(fā)生部連接所述第一高速低壓差驅動器的第一端，所述第一高速低壓差驅動器的另一端連接所述第二高速低壓差驅動器的一端，所述第二高速低壓差驅動器的另一端通過所述第二驅動電流發(fā)生部接數(shù)字地。