[發明專利]差分電壓-電流轉換電路

有效

• 申請號: 201910040309.6
• 申請日: 2019-01-16
• 公開（公告）號: CN110058629B
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 弗蘭克·維爾納;烏韋·齊爾曼;吉多·德羅奇;安德烈·舍費爾
• 申請（專利權）人: 株式會社索思未來
• 主分類號: G05F1/56
• 分類號: G05F1/56;H03K19/0175
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 陳煒;李德山

本發明涉及用于電壓?電流轉換的電路，并且特別地涉及差分電壓?電流轉換電路。這種電路能夠操作用于接收差分電壓輸入信號并且輸出對應的差分電流信號。

技術領域

本發明涉及用于電壓-電流轉換的電路，并且尤其涉及差分電壓-電流轉換電路。這種電路能夠操作以接收差分電壓輸入信號并輸出對應的差分電流信號。

背景技術

為了理解差分電壓-電流轉換電路的潛在用途，圖1A是與EP-A1-2211468中的圖10緊密對應的四相(即，多相)電流模式(電流導引)采樣器42的示意電路圖，并且圖1A僅是被配置成基于差分電流信號進行操作的電路的一個示例。

電流模式采樣器42被配置成如所示出的那樣通過將分量電流信號(在稍后描述的尾節點60和尾節點66處)分成一系列電流脈沖(樣本)來對差分輸入信號電流I_IN進行采樣，然后這一系列電流脈沖可以被轉換成代表性數字值，以執行整個的、模擬-數字轉換功能。其他細節可以參照EP-A1-2211468。

采樣器42被配置成通過尾節點60和尾節點66處的電流來接收差分輸入電流信號，差分輸入電流信號在此被建模為電流源I_IN，尾節點60和尾節點66處的電流的幅度隨著I_IN變化。由于差分信令，采樣器42有效地具有用于兩個差分輸入的兩個匹配的(或對應的或互補的)部分54和56，這里所示出的還包括基于I_IN在尾節點60和尾節點66處提供電流的電路以幫助理解。因此，在部分54中存在第一組輸出流IOUT_A至IOUT_D，以及第二組匹配輸出流IOUTB_A至IOUTB_D，其中IOUTB指的是并且其中，IOUT_A與IOUTB_A配對，IOUT_B與IOUTB_B配對等以此類推。

通過示例的方式關注第一部分54(因為第二部分56與第一部分54類似地操作)，設置有四個n溝道MOSFET 58_A至58_D(即，每個流或每個路徑一個)，其中它們的源極端子在公共尾節點60處連接在一起。

前述電流源I_IN被連接在公共尾節點60與部分56的等效公共尾節點66之間。另一個電流源I_DC 62被連接在公共尾節點60與接地供應之間，并且攜帶恒定的DC電流I_DC。如圖1A所示，這些電流源可以被認為在采樣器42的外部，并且用于在尾節點60和尾節點66處提供電流。四個晶體管58_A至58_D的柵極端子由四個時鐘信號θ₀至θ₃分別驅動，例如，由VCO(壓控振蕩器)提供四個時鐘信號。

如上所述，部分56在結構上與部分54類似，并且因此包括晶體管64_A至64_D、公共尾節點66以及電流源I_DC 68。

圖2在上部的圖中示出了時鐘信號θ₀至θ₃的示意波形，并且在下部的圖中示出了對應的輸出電流IOUT_A至IOUT_D的示意波形。

時鐘信號θ₀至θ₃是從VCO作為四個電壓波形提供的時間交錯的升余弦波形。在當前情況下使用四個時鐘信號是因為ADC電路40的四路交錯設計，但是應當理解的是，在另一種布置中，針對輸入電流信號的兩路或更多路分路可以使用兩個或更多個時間交錯的時鐘信號。

時鐘信號θ₀至θ₃彼此異相90°，使得θ₀處于0°相位，θ₁處于90°相位，θ₂處于180°相位，并且θ₃處于270°相位。