[發明專利]分離的三維處理器

有效

• 申請號: 201910038528.0
• 申請日: 2019-01-16
• 公開（公告）號: CN111290994B
• 公開（公告）日: 2023-01-10
• 發明（設計）人: 張國飆
• 申請（專利權）人: 杭州海存信息技術有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;H01L25/18
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種分離的三維處理器(100)，其特征在于含有：

多個儲算單元(100aa-100mn)，每個儲算單元(100ij)含有至少一三維存儲3D-M陣列(170)和一邏輯電路(180)；所述邏輯電路(180)處理所述三維存儲3D-M陣列(170)存儲的數據，但不是所述三維存儲3D-M陣列(170)的周邊電路；

含有第一半導體襯底(0a)的第一芯片(100a)，所述第一芯片(100a)含有所述三維存儲3D-M陣列(170)及其至少部分周邊電路，所述三維存儲3D-M陣列(170)含有多個堆疊在所述第一半導體襯底(0a)上的存儲元；

含有第二半導體襯底(0b)的第二芯片(100b)，所述第二芯片(100b)含有至少部分所述邏輯電路(180)和所述三維存儲3D-M陣列(170)的一片外周邊電路組件(190)，所述第二芯片(100b)含有多個位于所述第二半導體襯底(0b)中的晶體管；

所述第一芯片(100a)不含有所述片外周邊電路組件(190)；所述第二芯片(100b)不含有所述三維存儲3D-M陣列(170)；所述第一芯片(100a)與所述第二芯片(100b)是兩個不同芯片且通過多個芯片間連接(160)電耦合。

2.根據權利要求1所述的三維處理器(100)，其特征還在于具有如下A)-F)特征中的至少一種特征：

A)所述第一芯片(100a)與所述第二芯片(100b)相互堆疊；或

B)所述第一芯片(100a)與所述第二芯片(100b)面對面鍵合；或

C)所述第一芯片(100a)與所述第二芯片(100b)面積相同或接近；或

D)所述第一芯片(100a)與所述第二芯片(100b)至少一邊緣對齊；或

E)所述三維存儲3D-M陣列(170)在所述第二芯片(100b)上的投影與所述邏輯電路(180)至少部分重合；或

F)所述芯片間連接(160)包括鍵合線、微焊點、穿透襯底通道孔(TSV)、和/或豎直接觸連接(VIA)。

3.根據權利要求2所述的三維處理器(100)，其特征還在于具有如下G3)-L3)特征中的至少一種特征：

G3)所述片外周邊電路組件(190)為一地址解碼器；或

H3)所述片外周邊電路組件(190)為一讀放大電路；或

I3)所述片外周邊電路組件(190)為一寫電器；或

J3)所述片外周邊電路組件(190)為一讀電壓產生電路；或

K3)所述片外周邊電路組件(190)為一寫電壓產生電路；或

L3)所述片外周邊電路組件(190)為一數據緩沖區。

4.根據權利要求2或3所述的三維處理器(100)，其特征還在于具有如下V4)-Y4)特征中的一種特征：

V4)所述三維存儲3D-M陣列(170)存儲一非算術函數或一非算術模型的至少部分查找表LUT，所述邏輯電路(180)為一算術邏輯電路ALC(180ALC)、并對所述查找表LUT中的至少部分數據進行算術運算；所述三維處理器(100)用于實現所述非算術函數或所述非算術模型，所述非算術函數或所述非算術模型包含的運算多于所述算術邏輯電路ALC(180ALC)支持的算術運算；或

W4)所述三維存儲3D-M陣列(170)為一可編程計算單元CCE(400)的一部分、并存儲一非算術函數的至少部分查找表LUT，所述邏輯電路(180)含有多個可編程邏輯單元CLE(200)和/或可編程連接CIT(300)；所述三維處理器(100)通過對所述可編程邏輯單元CLE(200)和/或可編程連接CIT(300)、以及所述可編程計算單元CCE(400)編程來實現對所述非算術函數的定制，所述非算術函數包含的運算多于所述可編程邏輯單元CLE(200)支持的算術運算；或

X4)所述三維處理器(100)的輸入傳輸至少部分第一模式，所述三維存儲3D-M陣列(170)存儲至少部分第二模式，所述邏輯電路(180)為一模式處理電路(180PPC)、并對所述第一和第二模式進行模式處理；或

Y4)所述三維存儲3D-M陣列(170)存儲至少部分突觸權重，所述邏輯電路(180)為一神經計算電路(180NPC)、并基于所述突觸權重進行神經計算。