[發明專利]基于90度光學橋接器多速率兼容非標準DPSK接收裝置

有效

• 申請號: 201910034447.3
• 申請日: 2019-01-15
• 公開（公告）號: CN109462441B
• 公開（公告）日: 2021-09-07
• 發明（設計）人: 陳衛標;岳朝磊;孫建鋒;侯霞;張曉曦;朱韌;劉磊;朱福南
• 申請（專利權）人: 中國科學院上海光學精密機械研究所
• 主分類號: H04B10/61
• 分類號: H04B10/61
• 代理公司: 上海恒慧知識產權代理事務所(特殊普通合伙) 31317
• 代理人: 張寧展

1.一種基于90度光學橋接器多速率兼容非標準DPSK接收裝置，特征在于其構成包括：EDFA(1)、光纖分束器(2)、臂長匹配光纖(3)、光纖移相器(4)、90度光學橋接器(5)、I路平衡探測器(6)、Q路平衡探測器(7)、電子學混頻器(8)、模數轉換器(9)、FPGA(10)、數模轉換器(11)、光纖移相器驅動電路(12)、可編程限幅放大器(13)和基帶信號接收芯片(14)；

所述的EDFA(1)的輸出端口與所述的光纖分束器(2)的輸入端口相連，所述的光纖分束器(2)第一輸出端口與所述的臂長匹配光纖(3)的輸入端口相連，所述的臂長匹配光纖(3)的輸出端口與所述的90度光學橋接器(5)的第一輸入端口相連，所述的光纖分束器(2)第二輸出端口與所述的光纖移相器(4)的輸入端口相連，所述的光纖移相器(4)的輸出端口與所述的90度光學橋接器(5)的第二輸入端口相連，所述的90度光學橋接器(5)的I路輸出端口與所述的I路平衡探測器(6)的輸入端口相連，該90度光學橋接器(5)的Q路輸出端口與所述的Q路平衡探測器(7)的輸入端口相連，所述的I路平衡探測器(6)的第一輸出端口與所述的電子學混頻器(8)第一輸入端口相連，所述的Q路平衡探測器(7)的輸出端口與所述的電子學混頻器(8)第二輸入端口相連，所述的電子學混頻器(8)的輸出端口與所述的模數轉換器(9)輸入端口相連，所述的模數轉換器(9)輸出管腳與所述的FPGA(10)第一輸入管腳相連，所述的FPGA(10)第一輸出管腳與所述的數模轉換器(11)輸入管腳相連，所述的數模轉換器(11)輸出端口與所述的光纖移相器驅動電路(12)的輸入端口相連，所述的光纖移相器驅動電路(12)的輸出端口與所述的光纖移相器(4)的驅動輸入端口相連，所述的I路平衡探測器(6)的第二輸出端口與所述的可編程限幅放大器(13)的第一輸入端口相連，所述的可編程限幅放大器(13)的輸出端口與所述的基帶信號接收芯片(14)的輸入端口相連，所述的基帶信號接收芯片(14)的輸出管腳與所述的FPGA(10)第二輸入管腳相連，所述的FPGA(10)第二輸出管腳與所述的可編程限幅放大器(13)的編程控制管腳相連。

2.根據權利要求1所述的基于90度光學橋接器多速率兼容非標準DPSK接收裝置，其特征在于，所述的臂長匹配光纖(3)可以多個通信速率共用，不需要選通。

3.根據權利要求1所述的基于90度光學橋接器多速率兼容非標準DPSK接收裝置，其特征在于，所述的臂長匹配光纖(3)與光纖移相器(4)兩路光程差為：最低通信速率B_b單個通信比特時間乘以光速。

4.根據權利要求1-3任一所述的基于90度光學橋接器多速率兼容非標準DPSK接收裝置，其特征在于，當通信速率為最低通信速率的n倍時，其對應的發射端的差分編碼要求為：當k＜＝n，b_k＝0,其中a_k為需要發送的第k個通信碼，b_k為差分編碼后的第k個通信碼,b_k+n為差分編碼后的第k+n個通信碼，n為實際通信速率與系統設定的最低通信速率的倍數。

5.根據權利要求1-3任一所述的基于90度光學橋接器多速率兼容非標準DPSK接收裝置，其特征在于，通過FPGA(10)控制可編程限幅放大器(13)的輸入帶寬，保證每個通信速率最優接收。

6.根據權利要求1-3任一所述的基于90度光學橋接器多速率兼容非標準DPSK接收裝置，其特征在于，通過FPGA(10)控制壓電式光纖移相器(4)，實現相位鎖定。

7.根據權利要求1-3任一所述的基于90度光學橋接器多速率兼容非標準DPSK接收裝置，其特征在于，鎖相誤差標準差控制在4度以內。

8.根據權利要求1-3任一所述的基于90度光學橋接器多速率兼容非標準DPSK接收裝置，其特征在于，通過90度橋接器和正交的IQ兩路信號混頻得到鎖相誤差信號，鎖相誤差信號與相位誤差成比例。