[發明專利]NLDMOS器件及其制造方法

有效

• 申請號: 201910014722.5
• 申請日: 2019-01-08
• 公開（公告）號: CN109817719B
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 段文婷
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/40;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種NLDMOS器件，包括：漂移區，P阱，形成于漂移區表面的第一PTOP層和第二NTOP層，所述第一PTOP層和所述第二NTOP層的橫向尺寸相同，在縱向上第二NTOP層位于第一PTOP層頂部的漂移區中。源極的正面金屬層的延伸到漂移區的頂部并形成源端金屬場板，漏極的正面金屬層的延伸到漂移區的頂部并形成漏端金屬場板，柵極的正面金屬層位于漂移區外側。本發明還公開了一種NLDMOS器件的制造方法。本發明能提高LDMOS的漏端飽和電流，同時能使器件的擊穿電壓保持不變或提高。

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種N型橫向擴散金屬氧化物半導體(NLDMOS)器件；本發明還涉及一種NLDMOS器件的制造方法。

背景技術

500V橫向擴散金屬氧化物半導體(LDMOS)既具有分立器件高壓大電流特點，又汲取了低壓集成電路高密度智能邏輯控制的優點，單芯片實現原來多個芯片才能完成的功能，大大縮小了面積，降低了成本，提高了能效，符合現代電力電子器件小型化，智能化，低能耗的發展方向。

擊穿電壓作為衡量500V器件的關鍵參數而顯得尤為重要，現有技術通過在漂移區的表面形成PTOP層能夠增加漂移區的耗盡，實現降低表面電場(Resurf)效果，如圖1所示，是現有NLDMOS器件的結構示意圖；在硅襯底1上形成由N型深阱2組成，P阱4和漂移區相隔一定距離，P阱4也被一個N型深阱2包圍，場氧3形成于N 型深阱2表面，柵極結構由柵氧化層6和多晶硅柵7組成，源區8b形成于P阱4中并和多晶硅柵7自對準，P阱引出區9形成于P阱4表面并由P+區組成，漏區8b形成于漂移區表面并和場氧3的一側自對準；在場氧3的靠近漏區8a側形成有多晶硅場板7a，多晶硅場板7a和多晶硅柵7都是同一層多晶硅光刻刻蝕形成。層間膜10 將底部的器件區域覆蓋，通過接觸孔和正面金屬層引出器件的源極11a、漏極11b和柵極11c。在漂移區的表面形成有PTOP層5，在源區8b側的P阱4的底部也形成有 PTOP層5，PTOP層5能夠增加漂移區的耗盡，降低表面電場，最終提高器件的擊穿電壓。其中，源極11a、漏極11b和柵極11c的正面金屬層分別會延伸到漂移區的頂部并形成源端金屬場板、漏端金屬場板和柵極走線，源端金屬場板、漏端金屬場板和柵極走線能起到提高漂移區表面峰值電場的作用，使擊穿電壓增加。

發明內容

本發明所要解決的技術問題是提供一種NLDMOS器件，能提高器件的漏端飽和電流(Idsat)，并能使器件的擊穿電壓得到保持。此，本發明還提供一種NLDMOS器件的制造方法。

為解決上述技術問題，本發明提供的NLDMOS器件包括：

N型摻雜的漂移區，形成于P型半導體襯底中。

P阱，形成于所述P型半導體襯底中，所述P阱和所述漂移區側面接觸或相隔一定距離。

形成于所述半導體襯底上方的多晶硅柵，所述多晶硅柵和所述半導體襯底表面隔離有柵介質層，在橫向上所述多晶硅柵從所述P阱延伸到所述漂移區上方，被所述多晶硅柵覆蓋的所述P阱用于形成溝道；所述多晶硅柵的第一側面位于所述P阱上方、所述多晶硅柵的第二側面位于所述漂移區上方。

由N+區組成的源區和漏區，所述源區形成于所述P阱中并和所述多晶硅柵的第一側面自對準，所述漏區形成于所述漂移區中。

由P+區組成的襯底引出區，所述襯底引出區形成于所述P阱中并用于將所述P 阱引出，所述襯底引出區和所述源區橫向接觸。

場氧，位于所述P阱和所述漏區之間的所述漂移區上方，所述場氧的第二側和所述漏區橫向接觸，所述場氧的第一側和所述P阱相隔一段距離；所述多晶硅柵的第二側面延伸到所述場氧上方。

第一PTOP層和第二NTOP層，形成于所述漂移區表面，所述第一PTOP層和所述第二NTOP層的版圖結構相同從而具有相同的橫向尺寸。

在縱向上，所述第二NTOP層位于所述第一PTOP層的頂部的所述漂移區中。