[發明專利]一種識別老化回收集成電路的片上檢測系統及測試方法

在審

• 申請號: 201910004583.8
• 申請日: 2019-01-03
• 公開（公告）號: CN109725248A
• 公開（公告）日: 2019-05-07
• 發明（設計）人: 王曉曉;汝松昊
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京慧泉知識產權代理有限公司 11232
• 代理人: 王順榮;唐愛華

本發明公開一種識別老化回收集成電路的片上檢測系統及測試方法,該系統包括目標檢測寄存器、外圍電路、時延校準模塊、時鐘路徑和關鍵路徑幾個部分；該方法包括：步驟一：配置目標檢測寄存器；步驟二：對時延校準模塊內的校準路徑進行校準；步驟三：校準結果作為測試數據向量輸出；步驟四：根據理論模型求解老化時間；步驟五：片外測試流程。本發明優點在于：面積和功耗開銷較小；容易部署在大規模的集成電路上，用作片上測試結構；識別老化回收集成電路的經歷的老化時間誤差很小，不超過30天；時延校準模塊的測試精度非常高，能夠達到15ps；能夠檢測芯片在當前老化狀態下的工作性能。

技術領域

本發明涉及一種識別老化回收集成電路的片上檢測系統及測試方法，尤其是一種能夠利用路徑時延校準的方式識別出老化或回收集成電路的片上檢測系統和測試方法，屬于集成電路可測性設計(Design For Test)領域。

背景技術

近年來，越來越多的偽造集成電路(Counterfeit Integrated Circuit)流入電子元器件供應鏈中。這不僅給集成電路設計和制造廠商帶來了覺得經濟損失，同樣給用戶帶來了重大的安全威脅和隱患。如今偽造集成電路已經成為政府和整個電子信息產業的共同擔憂。其中超過80％的偽造集成電路都是老化回收的集成電路，而老化回收的集成電路必然會受到負偏置溫度不穩定性(NBTI)和熱載流子注入(HCI)等老化效應的作用發生性能降級。其中最為顯著的性能參數降級就是路徑時延的增加，即ΔP(t)，其中t是集成電路經歷的老化時間。

經過對現有的技術文獻檢索，我們可以發現，除傳統的偽造集成電路檢測方式，如物理不可克隆功能(PUF,Physical Unclonable Function)設計、硬件計量方法(HardwareMetering)之外，電腦輔助設計(CAD,Computer-Aided Design)、環形振蕩器(RO,RingOscillator)和可靠性數據分析方法(Reliability Statistical Analysis)是幾個現在主要的檢測老化回收集成電路手段。但是上述方案普遍存在以下幾項缺陷：

①面積和功耗開銷太大；

②檢測或識別精度不夠高；

③用戶使用和測試成本高昂；

④無法檢測出芯片當前的性能狀態。

發明內容

本發明的目的在于提供一種識別老化回收集成電路的片上檢測系統及測試方法，設計一種能夠指示出路徑時延的惡化程度ΔP(t)的片上檢測系統，從而識別出集成電路或芯片經歷的老化時間。該片上檢測系統能夠通過控制校準路徑(Calibration Path)連入的緩沖器(Buffer)數目進行時延校準(Calibration)的方式，將校準路徑時延與時鐘信號進行校準。從而以不同老化時間t對應的校準后的校準路徑連入的緩沖器數目N的變化，表征當前老化階段和老化時間。這樣的片上檢測系統設計能夠達到一種老化時間“自標識”的作用。

本發明設計的一種識別老化回收集成電路的片上檢測系統,主要由以下幾個部分組成：

①目標檢測寄存器。與芯片用于測試的JTAG接口交互，用戶通過JTAG接口輸入測試數據向量(TDV,Test Data Vector)配置目標檢測寄存器(TDR,Test Data Register)。極大節省了片上設計的管腳開銷。

②外圍電路。由控制邏輯、譯碼器和編碼器組成。目標檢測寄存器的配置值經過外圍電路編碼、譯碼之后輸出一組控制信號給時延校準模塊。