[發明專利]一種電源網絡設計方法、裝置和存儲介質

有效

• 申請號: 201910002719.1
• 申請日: 2019-01-02
• 公開（公告）號: CN111400975B
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 張馨然;劉振聲;李耿民
• 申請（專利權）人: 珠海格力電器股份有限公司;珠海零邊界集成電路有限公司
• 主分類號: G06F30/30
• 分類號: G06F30/30
• 代理公司: 北京煦潤律師事務所 11522
• 代理人: 高瑩

本發明提供一種電源網絡設計方法、裝置和存儲介質，所述方法包括：識別待處理電源域中的各個存儲器宏單元的坐標；根據各個存儲器宏單元的坐標，確定第一區域的坐標、每個第二區域的坐標和每個第三區域的坐標；根據設計要求確定第一區域的第一金屬線排布參數，根據每個第二區域的坐標確定每個第二區域的第二金屬線排布參數和以及根據每個第三區域的坐標確定每個第三區域的第三金屬線排布參數；根據第一區域的坐標、每個第二區域的坐標和每個第三區域的坐標及相應的第一金屬線排布參數、第二金屬線排布參數和第三金屬線排布參數，對第一區域、每個第二區域和每個第三區域進行電源網絡排布。本發明提供的方案能夠縮短設計周期、保證芯片供電穩定性。

技術領域

本發明涉及芯片設計領域，尤其涉及一種電源網絡設計方法、裝置和存儲介質。

背景技術

在芯片設計中，電源網絡的設計非常重要，關系到芯片工作的穩定性。電源網絡設計的好壞，直接影響到芯片的運行速度，功能的穩定性。如果電源網絡中某些部位出現供電的弱點，導致問題區域的電路器件產生大的電壓降，最終會使電路功能異常。芯片多電源域設計，是指芯片由多種電源供電或內部分開幾種電源。存在復雜的設計方法有：電源關斷(MTCMOS Power Gating)、帶狀態保持功能的電源關斷(Power Gating with StateRetention)、動態電壓頻率調整(Dynamic Voltage and Frequency Scaling)、低電壓待機(Low-Vdd Standby)等。

在大型芯片設計中，芯片中包含大量存儲器宏單元，如果疊加電源關斷技術，對存儲器宏單元的供電會提出很高的要求，為保證大量存儲器宏單元的正常工作，供電網絡的設計必須考慮這些存儲器的用電需求，以及開關電瞬間的供電能力。多電源域的電源網絡設計中，需滿足上述技術的設計要求，而且需要保證電源網絡的強度，不能存在局部弱點。面對復雜的設計要求，供電網絡的劃分與相關參數的確定需要工程師計算，時間耗費，錯誤率較高。需要找出一種多電源域電源網絡設計的自動化方法，減少設計難度和錯誤點，增強電源網絡的質量。

發明內容

本發明的主要目的在于克服上述現有技術的缺陷，提供一種電源網絡設計方法、裝置和存儲介質，以解決現有技術中實現多電源域電源網絡設計的自動化的問題。

本發明一方面提供了一種電源網絡設計方法，包括：識別待處理電源域中的各個存儲器宏單元在所述待處理電源域中的坐標；所述存儲器宏單元為矩形；所述坐標，包括：存儲器宏單元的四個角的平面坐標；根據所述各個存儲器宏單元在所述待處理電源域中的坐標，確定所述待處理電源域中的第一區域的坐標、每個第二區域的坐標和每個第三區域的坐標，其中，所述第二區域包括相鄰存儲器宏單元之間的區域，所述第三區域包括各個獨立的存儲器宏單元的區域，所述第一區域包括排除所有所述第一區域和所述第二區域之外的區域；根據設計要求確定所述待處理電源域中的第一區域中的第一金屬線排布參數，根據每個第二區域的坐標分別確定每個第二區域中相應的第二金屬線排布參數和以及根據每個第三區域的坐標分別確定每個第三區域中相應的第三金屬線排布參數；根據確定的所述第一金屬線排布參數、第二金屬線排布參數和第三金屬線排布參數，分別對所述待處理電源區域中的第一區域、每個第二區域和每個第三區域進行電源網絡排布。

可選地，根據各個存儲器宏單元在所述待處理電源域中的坐標，確定所述待處理電源域中每個第二區域的坐標，包括：根據所述待處理電源域中的各個存儲器宏單元的編號，將所述各個存儲器宏單元中的每兩個編號相鄰的存儲器宏單元及其之間的第二區域作為一個分析單元；根據每個所述分析單元中的所述兩個編號相鄰的存儲器宏單元的坐標，確定所述兩個編號相鄰的存儲器宏單元之間的第二區域的坐標。