[發(fā)明專利]多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201910001320.1
• 申請(qǐng)日: 2019-01-02
• 公開（公告）號(hào): CN109739785B
• 公開（公告）日: 2020-12-29
• 發(fā)明（設(shè)計(jì)）人: 江文彬
• 申請(qǐng)（專利權(quán)）人: 威盛電子股份有限公司
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28
• 代理公司: 北京林達(dá)劉知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11277
• 代理人: 劉新宇

1.一種多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，包括：

多個(gè)第一運(yùn)算核；

第一環(huán)狀總線，其中所述多個(gè)第一運(yùn)算核連接至所述第一環(huán)狀總線；

第一系統(tǒng)核；

第一系統(tǒng)核環(huán)狀控制器，用以將所述第一系統(tǒng)核連接至所述第一環(huán)狀總線；

第一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器；

第一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器環(huán)狀控制器，用以將所述第一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器連接至所述第一環(huán)狀總線；

直接存儲(chǔ)器存取引擎；以及

直接存儲(chǔ)器存取環(huán)狀控制器，用以將所述直接存儲(chǔ)器存取引擎連接至所述第一環(huán)狀總線，

其中，所述直接存儲(chǔ)器存取引擎不通過所述第一系統(tǒng)核以及所述第一系統(tǒng)核環(huán)狀控制器，而與所述多個(gè)第一運(yùn)算核連接，

所述直接存儲(chǔ)器存取環(huán)狀控制器和所述第一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器環(huán)狀控制器位于所述第一環(huán)狀總線，并且所述直接存儲(chǔ)器存取環(huán)狀控制器不同于所述第一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器環(huán)狀控制器，

所述多個(gè)第一運(yùn)算核通過所述第一環(huán)狀總線與所述直接存儲(chǔ)器存取引擎通信，并使所述直接存儲(chǔ)器存取引擎對(duì)所述第一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器進(jìn)行存儲(chǔ)器操作。

2.根據(jù)權(quán)利要求1所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，還包括：

多個(gè)第一運(yùn)算核環(huán)形控制器，其中各第一運(yùn)算核環(huán)形控制器分別連接至對(duì)應(yīng)的第一運(yùn)算核，并且各第一運(yùn)算核環(huán)形控制器將所述對(duì)應(yīng)的第一運(yùn)算核連接至所述第一環(huán)狀總線。

3.根據(jù)權(quán)利要求2所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，還包括：

多個(gè)第一末級(jí)高速緩存存儲(chǔ)器，其中每個(gè)第一末級(jí)高速緩存存儲(chǔ)器連接至對(duì)應(yīng)的第一運(yùn)算核環(huán)形控制器。

4.根據(jù)權(quán)利要求1所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，所述第一系統(tǒng)核用以與第一芯片組裝置通信。

5.根據(jù)權(quán)利要求1所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，還包括：

多個(gè)第二運(yùn)算核；

第二環(huán)狀總線，其中所述多個(gè)第二運(yùn)算核連接至所述第二環(huán)狀總線；

第二系統(tǒng)核；以及

第二系統(tǒng)核環(huán)狀控制器，用以將所述第二系統(tǒng)核連接至所述第二環(huán)狀總線，

其中，所述第二系統(tǒng)核環(huán)狀控制器與所述第一系統(tǒng)核環(huán)狀控制器相互通信，且所述多個(gè)第二運(yùn)算核通過所述第一環(huán)狀總線以及所述第二環(huán)狀總線與所述直接存儲(chǔ)器存取引擎通信，并使所述直接存儲(chǔ)器存取引擎進(jìn)行所述存儲(chǔ)器操作。

6.根據(jù)權(quán)利要求5所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，所述第二系統(tǒng)核用以與至少一第二芯片組裝置通信。

7.根據(jù)權(quán)利要求5所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，所述直接存儲(chǔ)器存取引擎不通過所述第一系統(tǒng)核與所述第二系統(tǒng)核，而與所述多個(gè)第一運(yùn)算核或所述多個(gè)第二運(yùn)算核連接。

8.根據(jù)權(quán)利要求5所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，還包括：

第二動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器；以及

第二動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器環(huán)狀控制器，用以將所述第二動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器連接至所述第二環(huán)狀總線，

其中，所述直接存儲(chǔ)器存取引擎對(duì)所述第二動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器進(jìn)行所述存儲(chǔ)器操作。

9.根據(jù)權(quán)利要求5所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，還包括：

多個(gè)第二運(yùn)算核環(huán)形控制器，其中各第二運(yùn)算核環(huán)形控制器分別連接至對(duì)應(yīng)的第二運(yùn)算核，并且各第二運(yùn)算核環(huán)形控制器將所述對(duì)應(yīng)的第二運(yùn)算核連接至所述第二環(huán)狀總線。

10.根據(jù)權(quán)利要求9所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，還包括：

多個(gè)第二末級(jí)高速緩存存儲(chǔ)器，其中每個(gè)第二末級(jí)高速緩存存儲(chǔ)器連接至對(duì)應(yīng)的第二運(yùn)算核環(huán)形控制器。

11.根據(jù)權(quán)利要求5所述的多核系統(tǒng)的內(nèi)連線結(jié)構(gòu)，其特征在于，所述多個(gè)第一運(yùn)算核、所述第一環(huán)狀總線、所述直接存儲(chǔ)器存取引擎、所述直接存儲(chǔ)器存取環(huán)狀控制器、所述第一系統(tǒng)核、所述第一系統(tǒng)核環(huán)狀控制器以及所述第一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器設(shè)置于第一芯片中，且所述多個(gè)第二運(yùn)算核、所述第二環(huán)狀總線、所述第二系統(tǒng)核以及所述第二系統(tǒng)核環(huán)狀控制器設(shè)置于第二芯片中。