[發明專利]一種跨時鐘域處理電路

有效

• 申請號: 201880098604.0
• 申請日: 2018-12-21
• 公開（公告）號: CN112840593B
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 白玉晶;劉旭輝
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L7/00
• 分類號: H04L7/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種跨時鐘域處理電路，用于以較低的延時實現數據在異步時鐘域之間的處理。該跨時鐘域處理電路包括濾抖電路和同步電路，其中濾抖電路用于將輸入數據恢復出的時鐘進行濾抖，調整濾抖后的時鐘相位，并作為輸出數據時鐘輸出至同步電路；該同步電路用于根據上述輸入數據時鐘和輸出數據時鐘，對上述輸入數據進行跨時鐘域同步。通過對輸入數據時鐘進行濾抖和相位對齊，使得該輸入數據時鐘可以以較低的延遲同步輸入數據，使得數據經過跨時鐘域處理電路的時延變小。

技術領域

本申請涉及電路技術領域，尤其涉及跨時鐘域的處理電路。

背景技術

Serdes(SERializer/DESerializer，串行器/解串器)作為一種重要的高速串行鏈路物理層技術，被廣泛應用于各種通用I/O(Input and Output，輸入輸出)接口中，例如PCIe(Peripheral Component Interface Express，外設總線接口)、以太網(Ethernet)、以及SATA(Serial Advanced Technology Attachment，串行高級技術附件)等接口。在兩個設備進行通信時，Serdes用于在數據發送端將多路低速并行數據信號轉換成高速串行數據信號，經過傳輸介質后在接收端將高速串行數據信號重新轉換成多路低速并行數據信號。隨著高速串行鏈路技術的發展，Serdes的速率越來越高，而高速鏈路互聯介質中的介質插入損耗(Insertion Loss，IL)也隨之增大，因此在鏈路中需要引入重定時器(retimer)將信號的驅動能力放大，從而使得高速鏈路能夠容忍更大的插入損耗。重定時器用于對高速串行鏈路上傳輸的數據信號進行中繼，例如通過內部的時鐘重構信號，使數據信號的傳輸能量增加。此外，重定時器也可以用于濾除鏈路抖動。從而降低數據傳輸的性能。

如圖1所示的是現有技術中的一種重定時器(Retimer)100。由于高速串行鏈路中的信號衰減較大、鏈路中的高頻抖動較多，重定時器100通常設置于高速串行鏈路中，以用作中繼數據信號，以及濾除鏈路抖動。重定時器100包括接收端110、數據處理電路120以及發送端130。接收端110用于根據接收到的串行數據恢復出與串行數據對應的接收時鐘信號，以及將串行數據轉換為并行數據，并將并行數據和接收時鐘信號輸出至上述數據處理電路120。該數據處理電路120包括跨時鐘域處理電路，該跨時鐘域處理電路根據上述接收時鐘信號，以及發送端130產生的發送時鐘信號，通過一個彈性緩沖器(elastic buffer)對上述并行數據進行緩沖，并將緩沖后的并行數據輸出至發送端130。此外，數據處理電路120還用于對上述并行數據進行編碼、解碼、加擾和解擾等處理。發送端130用于將數據處理電路120輸出的上述并行數據轉換為串行數據并輸出。上述彈性緩沖器為一種數據緩存量可變的緩沖器，其數據緩存量由上述接收時鐘信號和發送時鐘信號確定。

上述接收時鐘信號是根據接收的串行數據恢復出的時鐘，而發送時鐘信號是發送端130產生的時鐘信號，即根據重定時器100的參考時鐘產生的時鐘信號，所以上述接收時鐘信號和發送時鐘信號會存在頻率差，且該頻率差是不固定的。因此，一方面數據處理電路120中的跨時鐘域處理電路需要對并行數據進行異步時鐘域的處理，使得并行數據從接收時鐘信號的時鐘域同步至發送時鐘信號的時鐘域，同時也要處理接收時鐘信號和發送時鐘信號之間存在的頻偏(frequency skew，頻率偏移)。在重定時器100中，現有技術的跨時鐘域處理電路由于有上述彈性緩沖器的存在，導致數據處理延時非常大，使得數據經過重定時器的時間變長，從而降低了整個系統的數據處理性能。在某些傳輸協議下，當需要支持時鐘擴頻功能時，跨時鐘域處理電路在對信號進行跨時鐘域處理時會引入更大的延時，從而進一步降低了整個系統的數據處理性能，對于延時較為敏感的高速串行鏈路的影響尤為明顯。

發明內容

本申請的實施例提供一種跨時鐘域處理電路，可以用于解決在數據在跨時鐘域處理時延時較高的問題。