[發明專利]用于非易失性存儲介質的減少次數的擦除驗證

在審

• 申請號: 201880094774.1
• 申請日: 2018-12-25
• 公開（公告）號: CN112313747A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 侯春源;K·梁;徐峻;李思
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C16/14
• 分類號: G11C16/14
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 張亞峰

1.一種裝置，包括：

存儲陣列，包括存儲單元的三維(3D)疊層，其中，所述3D疊層的信號線能夠接收用于擦除操作的單獨電壓，所述單獨電壓包括擦除電壓或禁止電壓；以及

用于對所述存儲陣列的擦除塊執行擦除驗證的控制邏輯，包括對于第一擦除脈沖，針對所述3D疊層的存儲單元設置第一擦除電壓，以及對于第二擦除脈沖，針對在所述第一擦除脈沖上通過的存儲單元設置所述禁止電壓，并針對在所述第一擦除脈沖上失敗的存儲單元設置比所述第一電壓高的第二擦除電壓。

2.根據權利要求1所述的裝置，其中，所述擦除塊包括子塊，其中，多個子塊被依次驗證。

3.根據權利要求2所述的裝置，其中，所述子塊包括由公共SGD(選擇柵漏極)信號控制的存儲單元的多個3D疊層的組，并且其中，執行所述擦除驗證包括所述控制邏輯用于對具有單獨的SGD信號和公共SGS(選擇柵源極)信號的多個子塊執行擦除驗證。

4.根據權利要求1所述的裝置，其中，所述控制邏輯用于與奇數字線分開地在偶數字線上執行擦除驗證。

5.根據權利要求1所述的裝置，其中，所述控制邏輯用于針對所述3D疊層的SGD(選擇柵漏極)信號線設置所述禁止電壓。

6.根據權利要求1所述的裝置，其中，所述控制邏輯用于針對所述3D疊層的公共SGS(選擇柵源極)信號線設置所述禁止電壓。

7.根據權利要求1所述的裝置，其中，所述控制邏輯用于針對所述3D疊層的字線設置所述禁止電壓。

8.根據權利要求1所述的裝置，其中，所述第二擦除電壓包括比所述第一擦除電壓高3.5V的電壓。

9.根據權利要求1所述的裝置，包括所述控制邏輯用于還生成具有比所述第二擦除電壓高的第三擦除電壓的第三擦除脈沖，并且對于所述第三擦除脈沖，針對在所述第一擦除脈沖或所述第二擦除脈沖上通過的存儲單元設置所述禁止電壓，并且針對在所述第二擦除脈沖上失敗的存儲單元設置所述第三擦除電壓。

10.根據權利要求1所述的裝置，其中，所述3D疊層包括3D NAND存儲單元的疊層。

11.一種系統，包括：

電壓供應源，用于生成電壓；以及

固態驅動器(SSD)，包括：

電路，用于接收所述電壓并生成擦除電壓和禁止電壓；

存儲陣列，包括存儲單元的三維(3D)疊層；以及

用于對所述存儲陣列的擦除塊執行擦除驗證的控制邏輯，包括對于第一擦除脈沖，針對所述3D疊層的存儲單元設置第一擦除電壓，以及對于第二擦除脈沖，針對在所述第一擦除脈沖上通過的存儲單元設置所述禁止電壓，并針對在所述第一擦除脈沖上失敗的存儲單元設置比所述第一電壓高的第二擦除電壓。

12.根據權利要求11所述的系統，其中，所述擦除塊包括子塊，其中，多個子塊被依次驗證。

13.根據權利要求12所述的系統，其中，所述子塊包括由公共SGD(選擇柵漏極)信號控制的存儲單元的多個3D疊層的組，并且其中，執行所述擦除驗證包括所述控制邏輯用于對具有單獨的SGD信號和公共SGS(選擇柵源極)信號的多個子塊執行擦除驗證。

14.根據權利要求11所述的系統，其中，所述控制邏輯用于與奇數字線分開地在偶數字線上執行擦除驗證。

15.根據權利要求11所述的系統，其中，所述控制邏輯用于針對所述3D疊層的SGD(選擇柵漏極)信號線設置所述禁止電壓。