[發明專利]動態的每存儲體和全存儲體刷新

在審

• 申請號: 201880089664.6
• 申請日: 2018-09-19
• 公開（公告）號: CN112088368A
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 沈冠豪;拉溫德拉·N·巴爾加瓦;詹姆斯·雷蒙德·馬格羅;凱達爾納特·巴拉里斯南;王靜
• 申請（專利權）人: 超威半導體公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G11C11/406
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 李獻忠;邱曉敏

公開了用于執行計算系統中的高效存儲器訪問的系統、設備和方法。在各種實施方案中，一種計算系統包括計算資源和耦接到存儲器裝置的存儲器控制器。所述存儲器控制器確定針對多個排中的給定排的存儲器請求。所述存儲器控制器將所述給定排的預測的等待時間確定為所述存儲器控制器中的用于存儲未完成存儲器請求的待決隊列不存儲針對所述給定排的任何存儲器請求的時間量。所述存儲器控制器將總存儲體等待時間確定為用于利用每存儲體刷新操作來刷新給定存儲體中的尚未刷新的多個存儲體的時間量。如果不存在針對所述給定排的待決請求，則使用所述預測的等待時間和所述總存儲體等待時間中的每一者來在每存儲體刷新操作與全存儲體刷新操作之間進行選擇。

背景技術

相關技術的描述

當給定線程的存儲器訪問在計算系統的最后層級高速緩存中未命中時，將請求發送到系統存儲器。因此，用于系統存儲器(諸如片外動態隨機存取存儲器(DRAM))的存儲器訪問等待時間通常遠大于高速緩存的訪問等待時間。為了減小此類等待時間的影響，并且考慮到讀取操作通常在程序執行的關鍵路徑上，可為讀取操作分配比寫入操作更高的優先級。然而，因為存儲器總線可利用雙向共享總線結構，所以必須執行切換總線的驅動方向，并且增加的數據總線周轉等待時間仍然存在。

為了增加帶寬并進一步減少等待時間，可將DRAM組織成獨立的排并且支持存儲器訪問流水線。一般來講，DRAM將數據存儲在給定存儲體中的來自已激活行的緩沖器中。然而，與靜態RAM(SRAM)不同，DRAM不針對每個存儲訪問具有相等的訪問時間。而是，從系統存儲器接收讀取數據具有比將寫入數據發送到系統存儲器更長的等待時間。除了上述內容之外，對系統存儲器的訪問還使用多個事務。例如，根據情況需要諸如預充電、行的激活/打開、對已打開行的列讀取訪問、對已打開行的列寫入訪問和已打開行的關閉的DRAM事務。此外，這些各種事務中的每一者可具有不同的等待時間。通常，激活和預充電事務具有比讀取訪問和寫入訪問事務明顯更高的等待時間。

一些存儲器訪問(諸如對存儲體的同一行的連續訪問)使用較少的上述事務。其他存儲器訪問需要更多的事務。例如，包括對未打開所請求的行的不同存儲體的連續訪問的存儲器事務將需要更多的事務。除了上述內容之外，在已訪問行之后何時關閉行是由DRAM中的控制邏輯進行的一項確定，這影響性能和功耗。

鑒于以上內容，期望用于執行計算系統的高效存儲器訪問的高效方法和系統。

附圖說明

通過結合附圖參見以下描述，可更好地理解本文所述的方法和機制的優點，在附圖中：

圖1是計算系統的一個實施方案的框圖。

圖2是存儲器控制器的一個實施方案的框圖。

圖3是用于基于工作負載和總存儲體等待時間來選擇用于基于預測的等待時間來刷新排的刷新操作的方法的一個實施方案的流程圖。

圖4是用于基于工作負載和總存儲體等待時間來選擇用于基于預測的等待時間來刷新排的刷新操作的方法的一個實施方案的流程圖。

圖5是用于基于工作負載和總存儲體等待時間來選擇用于基于預測的等待時間來刷新排的刷新操作的方法的一個實施方案的流程圖。

雖然本發明易于具有各種修改和替代形式，但通過舉例的方式在圖式中示出并且在本文中詳細地描述特定的實施方案。然而，應當理解，圖式和對其的詳細描述并不意圖將本發明局限于所公開的具體形式，而是相反，本發明將涵蓋落入如所附權利要求所限定的本發明的范圍內的所有修改、等效物和替代方案。

具體實施方式