[發明專利]基于本地代理的高速緩存傳送加速方案

在審

• 申請號: 201880088010.1
• 申請日: 2018-09-19
• 公開（公告）號: CN111656332A
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 阿米特·P·阿普特;加內什·巴拉里斯南;維德希亞納坦·卡利亞納孫達拉姆;凱文·M·萊帕克
• 申請（專利權）人: 超威半導體公司
• 主分類號: G06F12/0817
• 分類號: G06F12/0817
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 李獻忠;邱曉敏

公開了用于實現推測性探針機制的系統、設備和方法。一種系統至少包括多個處理節點、探針過濾器和一致的從設備。所述一致的從設備包括早期探針高速緩存，以高速緩存對所述探針過濾器的最近查找。所述早期探針高速緩存包括用于存儲器的區域的條目，其中區域包括多個高速緩存線。響應于接收到存儲器請求，所述一致的從設備執行對所述探針過濾器和所述早期探針高速緩存的并行查找。響應于確定對所述早期探針高速緩存的查找命中將第一處理節點識別為所述存儲器請求所針對的第一區域的所有者的第一條目并且響應于確定所述第一條目的置信度指示符大于閾值，將早期探針發送到所述第一處理節點。

背景技術

相關技術的描述

計算機系統使用通常由廉價且高密度的動態隨機存取存儲器(DRAM)芯片形成的主存儲器。然而，DRAM芯片承受相對長的訪問時間。為了提高性能，數據處理器通常包括至少一個稱為高速緩存的本地高速存儲器。在多核數據處理器中，每個數據處理器核心可具有其自己的專用第一層級(L1)高速緩存，而其他高速緩存(例如，第二層級(L2)高速緩存、第三層級(L3)高速緩存)則由數據處理器核心共享。

計算系統中的高速緩存子系統包括被配置為存儲數據塊的高速的高速緩存存儲器。如本文所使用的，“塊”是存儲在連續存儲器位置中的一組字節，所述一組字節出于一致性目的而被視為一個單元。如本文所使用的，術語“高速緩存塊”、“塊”、“高速緩存線”和“線”中的每一者是可互換的。在一些實施方案中，塊還可以是高速緩存中的分配和解除分配的單元。塊中的字節數根據設計選擇而變化，并且可以具有任何大小。另外，術語“高速緩存標簽”、“高速緩存線標簽”和“高速緩存塊標簽”中的每一者是可互換的。

在多節點計算機系統中，必須采取特殊的預防措施來維持不同處理節點正在使用的數據的一致性。例如，如果處理器嘗試訪問某個存儲器地址處的數據，則它必須首先確定所述存儲器是否存儲在另一個高速緩存中并且已被修改。為了實現此高速緩存一致性協議，高速緩存通常包含多個狀態位，以用于指示高速緩存線的狀態，從而維持整個系統的數據一致性。一種常見的一致性協議稱為“MOESI”協議。根據MOESI協議，每個高速緩存線包括用于指示所述線處于哪個MOESI狀態的狀態位，所述狀態位包括指示以下的位：高速緩存線已被修改(M)，高速緩存線是獨占的(E)或共享的(S)或高速緩存線是無效的(I)。被占用(O)狀態指示所述行在一個高速緩存中被修改、在其他高速緩存中可能存在共享副本并且存儲器中的數據已過時。

在第一節點的高速緩存子系統至第二節點的高速緩存子系統之間傳送數據通常涉及多個操作，其中每個操作都會導致傳送延遲。這些操作通常以串行方式執行，其中一個操作在前一個操作結束時開始。

附圖說明

通過結合附圖參考以下描述，可更好地理解本文所述的方法和機制的優點，在附圖中：

圖1是計算系統的一個實施方案的框圖。

圖2是核心復合體的一個實施方案的框圖。

圖3是多CPU系統的一個實施方案的框圖。

圖4是一致的從設備的一個實施方案的框圖。

圖5是示出用于實現早期探針機制的方法的一個實施方案的一般化流程圖。

圖6是示出用于在早期探針高速緩存中分配基于區域的條目以用于生成早期探針的方法的一個實施方案的一般化流程圖。

具體實施方式

在以下描述中，闡述了許多特定細節以提供對本文呈現的方法和機制的透徹理解。然而，本領域的普通技術人員應認識到，可在沒有這些具體細節的情況下實踐各種實施方案。在一些情況下，并未詳細示出眾所周知的結構、部件、信號、計算機程序指令和技術，以避免混淆本文所述的方法。應當理解，為了使說明清楚簡單，附圖中所示的元件未必按比例繪制。例如，元件中的一些的尺寸可相對于其他元件被放大。