[發明專利]邏輯電路

在審

• 申請號: 201880084826.7
• 申請日: 2018-12-03
• 公開（公告）號: CN111527483A
• 公開（公告）日: 2020-08-11
• 發明（設計）人: S·D·潘欣;S·A·林恩
• 申請（專利權）人: 惠普發展公司;有限責任合伙企業
• 主分類號: G06F13/42
• 分類號: G06F13/42;B41J2/175
• 代理公司: 北京市漢坤律師事務所 11602
• 代理人: 魏小薇;吳麗麗

1.一種方法，包括：響應于經由串行數據總線發送到與可更換打印裝置部件相關聯的邏輯電路的地址的第一命令，

由所述邏輯電路在所述串行數據總線上生成低電壓條件；以及

使用所述邏輯電路的計時器來監測所述低電壓條件的持續時間。

2.根據權利要求1所述的方法，其中，所述第一命令指定第一時間段，并且在所述串行數據總線上生成所述低電壓條件包括基于所述第一時間段在所述串行數據總線上生成所述低電壓條件。

3.根據權利要求2所述的方法，包括：對于基本上所述第一時間段的所述持續時間在所述串行數據總線上生成所述低電壓條件。

4.根據任一前述權利要求所述的方法，包括：在所述串行數據總線的串行數據線上生成所述低電壓條件。

5.根據任一前述權利要求所述的方法，其中，所述低電壓條件的所述持續時間包括至少一個采樣周期，其中，在所述采樣周期期間通過打印裝置的處理電路來執行采樣。

6.根據任一前述權利要求所述的方法，其中，生成所述低電壓條件與所述串行數據總線上沒有時鐘信號的狀態一致。

7.根據任一前述權利要求所述的方法，其中，所述第一命令包括指示寫命令的標識字段和停止條件的指示，

所述方法進一步包括：在接收到所述停止條件的所述指示之后，由所述邏輯電路在所述串行數據總線上生成低電壓條件。

8.根據權利要求7所述的方法，進一步包括：響應于具有指示讀模式的標識字段的讀請求，由所述邏輯電路執行讀操作。

9.根據任一前述權利要求所述的方法，其中，所述低電壓條件的電壓值指示所述可更換打印裝置部件在打印裝置中的位置。

10.根據任一前述權利要求所述的方法，進一步包括：去除所述低電壓條件，以使所述串行數據總線呈現不同電壓狀態或條件、高電壓狀態或條件和/或默認電壓狀態或條件。

11.一種用于與可更換打印裝置部件相關聯的邏輯電路封裝，所述邏輯電路封裝包括：

邏輯和串行數據總線接口，

其中，所述串行數據總線接口用于與打印裝置的串行數據總線進行接口連接，

其中，所述邏輯響應于經由連接到所述串行數據總線接口的所述串行數據總線發送到所述邏輯電路封裝的第一命令，在所述串行數據總線上生成低電壓條件并監測時間段的持續時間。

12.根據權利要求11所述的邏輯電路封裝，進一步包括：計時器，其中，所述邏輯用于使用所述計時器監測所述時間段的所述持續時間。

13.根據權利要求11或12中任一項所述的邏輯電路封裝，其中，所述邏輯用于在所述時間段結束時去除所述串行數據總線上的所述低電壓條件。

14.根據權利要求11至13中任一項所述的邏輯電路封裝，其中，所述邏輯被配置為在所述時間段之外使所述串行數據總線呈現不同電壓狀態或條件、高電壓狀態或條件和/或默認電壓狀態或條件。

15.根據權利要求11至14中任一項所述的邏輯電路封裝，其中，所述邏輯用于在接收到所述第一命令時在生成所述低電壓條件之前輸出確認響應。

16.根據權利要求11至15中任一項所述的邏輯電路封裝，其中，所述邏輯用于在不參考所述串行數據總線的時鐘信號的情況下監測所述時間段的所述持續時間。

17.根據權利要求11至16中任一項所述的邏輯電路封裝，其中，所述第一命令指定時間段，并且邏輯用于在所述時間段的所述持續時間內在所述串行數據總線上生成低電壓條件。