[發明專利]具有更強健讀/寫效能的自旋力矩轉移磁性隨機存取存儲器散熱器及磁性屏蔽結構設計

有效

• 申請號: 201880084802.1
• 申請日: 2018-12-28
• 公開（公告）號: CN111587493B
• 公開（公告）日: 2023-10-13
• 發明（設計）人: 鍾湯姆;杰斯明·哈克;鄧忠建
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H10N50/10
• 分類號: H10N50/10;H10N30/85;G11C11/16;H10N59/00;H10N50/01
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

封裝整合多個MTJ接面的STT?MRAM裝置以其能消散由重復讀/寫程序產生的熱量且同時屏蔽鄰近裝置的外部磁場。另外，可建構封裝層以降低已證明會影響DR/R及Hc的頂部引線應力。我們提供一種可同時解決所有此些問題的裝置設計及其制備方法。

技術領域

本公開通常涉及磁性存儲裝置，具體而言涉及STT-MRAM(自旋力矩轉移-磁性隨機存取存儲器)裝置及改良其熱穩定性的方法。

背景技術

STT-MRAM正在成為越來越有希望用于替換嵌入式快閃存儲器及嵌入式SRAM(靜態隨機存取存儲器)的下一代非揮發性工作存儲器(non-volatile working memory)的候選者。然而，將此技術縮減至20nm(納米)尺寸及更小尺寸存在挑戰。此一挑戰增強了較小MTJ(磁性穿隧接面)裝置的熱穩定性，MTJ裝置是MRAM中使用的一種類型的存儲單元。研究已報導在讀/寫循環期間發生的MTJ接面的自加熱(參見例如，2012年3月S.Chatterjee、S.Salahuddin、S.Kumar及S.Mukhopadhyay的IEEE Transactions on Electron Device第59卷第3期；2016年4月Y.Wang、H.Cai、L.Naviner、Y.Zhang、X.Zhao、E.Deng、J.Klein及W.Zhao的IEEE Transaction on Electron Device第63卷第4期；W.Guo、G.Prenat、V.Javerliac、M.Baraji、N.Mestier、C.Baraduc、B.Dieny的Journal of Physics D:Applied Physics,IOP,2010,43(21)第215001頁。)

隨著讀/寫速度及圖案密度兩者增加，預期自加熱將成為一更大問題。一方面，自加熱可幫助降低開關電流，但另一方面，自加熱亦可降低裝置熱穩定性及甚至裝置可靠性。STT-MRAM的另一挑戰是由來自鄰近裝置的雜散磁場引起的開關干擾。在現有技術中(例如，在所有以下專利中)已考量與STT-MRAM操作有關的此些及其他問題，諸如非期望應力：

美國專利20150091109(Allinger等人)

美國專利9,024,399(Guo)

美國專利7,262,069(Chung等人)

美國專利申請案2007/0058422(Phillips等人)

美國專利8,194,436(Fukami等人)

美國專利9,081,669(Tadepalli等人)

美國專利8,125,057(Bonin等人)

美國專利7,829,980(Molla等人)

美國專利申請案2006/0273418(Chung等人)。

確實期望有效地解決自加熱、熱穩定性、應力及開關干擾的問題。若可以一組合且有效的方式解決此些問題，則將更加有利。盡管上述現有技術已論述此些問題，但其未以如本公開中的全面、可行且有效的方式解決此些問題。

發明內容

本公開的第一目的是提供一種保護STT-MRAM裝置免受不利熱效應(諸如起因于由讀/寫操作引發的自加熱的彼等熱效應)的方法。

本公開的第二目的是提供一種保護STT-MRAM裝置免受鄰近裝置磁場所致的不利開關效應的方法。

本公開的第三目的是提供一種用于在STT-MRAM裝置的特定區域內降低由不利熱效應引起的應力的機構。

本公開的第四目的是使用相同的散熱設計來用作為MTJ裝置的應力緩沖器。

本公開的第五目的是提供能夠同時產生所有上述目的的方法。