[發明專利]用于形成半導體裝置的后柱方法

在審

• 申請號: 201880084554.0
• 申請日: 2018-10-17
• 公開（公告）號: CN111566799A
• 公開（公告）日: 2020-08-21
• 發明（設計）人: A·查杜魯;W·H·黃;S·S·瓦德哈維卡
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本文中公開具有用導電材料填充的一或多個通孔的半導體裝置。在一個實施例中，半導體裝置包含半導體襯底，所述半導體襯底具有第一側、接近所述第一側的多個電路元件，及與所述第一側相對的第二側。通孔可在所述第一側與所述第二側之間延伸，且所述通孔中的導電材料可延伸超過所述襯底的所述第二側以界定所述導電材料的突出部分。所述半導體裝置可具有形成在所述第二側上方且圍繞所述導電材料的所述突出部分的高導電柱及形成在所述第一側上方且電耦合到所述通孔中的所述導電材料的短導電墊。

技術領域

本發明大體上涉及具有硅穿孔(TSV)的半導體裝置，且更特定來說，涉及用于制造具有電耦合到TSV的導電柱的半導體裝置的系統及方法。

背景技術

在半導體處理中，硅穿孔(TSV)往往用于提供相鄰半導體裸片之間的電連接。TSV的制造涉及將深孔蝕刻到半導體襯底的前側中，且用例如銅的導電填充物來填充所得孔。通常接著將導電柱形成為電耦合到襯底的前側處的TSV的導電填充物，且襯底從其后側薄化直到暴露導電填充物。接著，在襯底的后側處的TSV的暴露導電材料上方形成凸塊下金屬化(UBM)特征。

更特定來說，圖1A到1G是說明根據現有技術的制造半導體裝置100的方法中的各個階段的橫截面視圖。如圖1A中展示，半導體裝置100包含襯底102，襯底102具有前側107、與前側相對的后側109、及前側107中及/或上的多個電路元件104(例如，電線、跡線、互連件、晶體管等)。舉例來說，金屬跡線可形成在襯底102的前側107上，而集成電路元件可定位于襯底102中金屬跡線下方。圖1A進一步展示在TSV 106已形成于襯底102中之后的半導體裝置100。特定來說，TSV從前側107延伸到襯底102中但無法在后側109處接達。可使用所屬領域中的眾所周知的工藝來形成TSV 106。舉例來說，可通過在襯底102中形成孔且用導電材料105填充孔而制造TSV。

圖1A進一步展示在導電柱108已形成在襯底102的前側107上以電耦合到TSV 106中的對應者的導電材料105之后的半導體裝置100。導電柱108是具有在襯底102的前側107上方約10到100μm之間(例如，約35到60μm之間)的高度的相對較高結構。如所屬領域中所眾所周知，可通過適合電鍍或無電鍍工藝制造導電柱108。在其它實施例中，可使用其它沉積技術(例如，濺鍍沉積)來代替電鍍或無電鍍。

圖1B展示在襯底102已經由粘合層112附接到載體110(例如，硅載體)之后的半導體裝置100。載體110可用于貫穿襯底102的后側109上的中間處理步驟而提供額外穩定性，且隨后可連同粘合層112一起被移除。如圖1B中展示，粘合層112具有大于導電柱108的高度的厚度且因此可形成為完全包圍導電柱108。因此，粘合層112可具有約10到100μm之間(例如，約35到60μm之間)的厚度。如圖1B中展示，通過相對較厚粘合層112對載體110施加的力可導致載體110翹曲。特定來說，由粘合層112賦予的粘合力可導致載體110翹曲使得載體102的后側119基本上非共面。在可對襯底102的后側109實行進一步處理步驟之前，載體110必須經平坦化以(舉例來說)允許在隨后處理階段期間精確處置及對準載體110(及附接到其的半導體裝置100)。因此，圖1C說明在載體102的后側119已經平坦化為大致共面之后的載體110及半導體裝置100。

圖1D展示在襯底102的后側109已經薄化以暴露穿過襯底102的后側109的TSV106的導電材料105之后的半導體裝置100。可使用(舉例來說)所屬領域中已知的適合背面研磨工藝來薄化襯底102。如圖1D中展示，在薄化襯底102之后，TSV 106的導電材料105的一部分可突出超過襯底102的后側109。