[發明專利]集成電路

有效

• 申請號: 201880082813.6
• 申請日: 2018-12-21
• 公開（公告）號: CN111656747B
• 公開（公告）日: 2023-04-04
• 發明（設計）人: 法比安·格雷莫;布雷希特·懷瑟爾
• 申請（專利權）人: 耐瑞唯信有限公司
• 主分類號: H04L9/40
• 分類號: H04L9/40;H04L47/32;H04L9/08
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 曾賢偉;許靜

1.一種集成電路，包括：

第一網絡接口處理器，用于與第一網絡通信；

第二網絡接口處理器，用于與第二網絡通信，其中，所述第二網絡接口處理器是與所述第一網絡接口處理器分離的處理器；以及

第一單向互連，其連接所述第一網絡接口處理器和所述第二網絡接口處理器，

其中，所述第一單向互連被配置為允許經由所述第一單向互連從所述第一網絡接口處理器到所述第二網絡接口處理器的數據傳輸，并且防止經由所述第一單向互連從所述第二網絡接口處理器到所述第一網絡接口處理器的數據傳輸，

其中，所述第一單向互連還包括第一開關，該第一開關被配置為禁用所述第一單向互連，使得當所述第一開關打開時，在所述第一網絡接口處理器和所述第二網絡接口處理器之間經由所述第一單向互連的數據傳輸是不可能的，從具有硬件信任根的安全區域進行所述第一開關的操作，

其中，所述第一網絡接口處理器被配置為經由所述第一單向互連向所述第二網絡接口處理器發送數據；并且

所述第二網絡接口處理器被配置為經由所述第一單向互連從所述第一網絡接口處理器接收數據。

2.根據權利要求1所述的集成電路，其中，所述第一單向互連包括第一數據二極管，該第一數據二極管被配置為允許經由所述第一單向互連從所述第一網絡接口處理器到所述第二網絡接口處理器的數據傳輸，并且防止經由所述第一單向互連從所述第二網絡接口處理器到所述第一網絡接口處理器的數據傳輸。

3.根據權利要求1所述的集成電路，其中，所述集成電路被配置為生成用于在所述第一網絡接口處理器處從所述第一網絡接收的數據的認證數據。

4.根據權利要求1所述的集成電路，所述集成電路還包括第二單向互連，該第二單向互連連接所述第一網絡接口處理器和所述第二網絡接口處理器，

其中，所述第二單向互連被配置為允許經由所述第二單向互連從所述第二網絡接口處理器到所述第一網絡接口處理器的數據傳輸，并且防止經由所述第二單向互連從所述第一網絡接口處理器到所述第二網絡接口處理器的數據傳輸，

其中，所述第二網絡接口處理器被配置為經由所述第二單向互連向所述第一網絡接口處理器發送數據；并且

所述第一網絡接口處理器被配置為經由所述第二單向互連從所述第二網絡接口處理器接收數據。

5.根據權利要求4所述的集成電路，其中，所述第二單向互連包括第二數據二極管，所述第二數據二極管被配置為允許經由所述第二單向互連從所述第二網絡接口處理器到所述第一網絡接口處理器的數據傳輸，并且防止經由所述第二單向互連從所述第一網絡接口處理器到所述第二網絡接口處理器的數據傳輸。

6.根據權利要求4所述的集成電路，其中，所述第二單向互連還包括第二開關，該第二開關被配置為禁用所述第二單向互連，使得當所述第二開關打開時，在所述第一網絡接口處理器和所述第二網絡接口處理器之間經由所述第二單向互連的數據傳輸是不可能的。

7.根據權利要求6所述的集成電路，其中，所述安全區域被配置為控制所述第二開關的操作。

8.根據權利要求4所述的集成電路，其中，所述集成電路被配置為僅允許經由所述第二單向互連發送預定大小的數據。

9.根據權利要求4或5所述的集成電路，其中，所述集成電路被配置為通過驗證與所接收的數據相關聯的認證數據來認證在所述第二網絡接口處理器處從所述第二網絡接收的數據。

10.根據權利要求9所述的集成電路，其中，接收到的數據由所述第二網絡使用所述安全區域發出的密鑰來解密。

11.根據權利要求4所述的集成電路，其中，所述安全區域具有不可逆存儲器配置，使得取決于所述不可逆存儲器配置的不可逆配置，所述安全區域迫使一個或多個開關到相應方向的永久和不可逆鎖定。